基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第16-26页 |
| 1.1 毫米波CMOS集成电路发展历程和研究意义 | 第16-17页 |
| 1.2 频率综合器综述 | 第17-21页 |
| 1.2.1 频率综合器定义、指标和分类 | 第17-19页 |
| 1.2.2 锁相环频率综合器研究和进展 | 第19-21页 |
| 1.3 CMOS毫米波频率综合器设计所面临的挑战 | 第21-22页 |
| 1.4 论文的主要贡献和组织结构 | 第22页 |
| 1.5 论文的主要贡献和组织结构 | 第22-24页 |
| 参考文献 | 第24-26页 |
| 第2章 锁相环频率综合器的系统级结构设计 | 第26-46页 |
| 2.1 引言 | 第26页 |
| 2.2 锁相环频率综合器基本结构 | 第26-27页 |
| 2.3 电荷泵锁相环线性模型及传递函数 | 第27-34页 |
| 2.3.1 PLL各模块线性模型 | 第28-29页 |
| 2.3.2 PLL传递函数及稳定性分析 | 第29-34页 |
| 2.4 电荷泵锁相环相位噪声分析 | 第34-39页 |
| 2.4.1 相位噪声定义 | 第35-36页 |
| 2.4.2 电荷泵锁相环相位噪声传输函数 | 第36-39页 |
| 2.4.3 电荷泵锁相环参考杂散 | 第39页 |
| 2.5 电荷泵锁相环行为级仿真验证 | 第39-43页 |
| 2.6 本章小结 | 第43页 |
| 参考文献 | 第43-46页 |
| 第3章 毫米波压控振荡器设计与实现 | 第46-68页 |
| 3.1 引言 | 第46页 |
| 3.2 高频VCO基本结构概述 | 第46-48页 |
| 3.3 LC-VCOs的研究与设计 | 第48-57页 |
| 3.3.1 基本原理 | 第48-49页 |
| 3.3.2 VCO主要性能指标 | 第49页 |
| 3.3.3 调谐频率范围分析 | 第49-51页 |
| 3.3.4 相位噪声研究及优化设计 | 第51-53页 |
| 3.3.5 毫米波频段Q值提高 | 第53-57页 |
| 3.4 30-GHz LC-VCO的设计 | 第57-64页 |
| 3.4.1 电路结构设计 | 第57-58页 |
| 3.4.2 LC谐振电路设计 | 第58-59页 |
| 3.4.3 电路版图设计 | 第59-62页 |
| 3.4.4 电路测试结果及分析 | 第62-64页 |
| 3.5 本章小结 | 第64页 |
| 参考文献 | 第64-68页 |
| 第4章 高速可编程多模分频器设计与实现 | 第68-100页 |
| 4.1 引言 | 第68页 |
| 4.2 高速可编程多模分频器结构设计 | 第68-70页 |
| 4.2.1 MMD设计要求 | 第68-69页 |
| 4.2.2 MMD结构设计 | 第69-70页 |
| 4.3 高速二分频器的研究与设计 | 第70-74页 |
| 4.3.1 高速除2分频器的基本结构 | 第70-71页 |
| 4.3.2 本文设计的高速除2分频器 | 第71-74页 |
| 4.4 双模分频器的研究与设计 | 第74-82页 |
| 4.4.1 双模分频器的基本结构 | 第74-79页 |
| 4.4.2 本文双模分频器电路设计 | 第79-82页 |
| 4.5 可置数计数器的研究与设计 | 第82-86页 |
| 4.6 本文设计电路的版图及对应测试结果 | 第86-97页 |
| 4.6.1 高速宽带直接注入式二分频器设计 | 第86-90页 |
| 4.6.2 高速宽带双注入式二分频器设计 | 第90-93页 |
| 4.6.3 宽带连续可编程多模分频器设计 | 第93-95页 |
| 4.6.4 Ka波段宽带可编程多模分频器设计 | 第95-97页 |
| 4.7 本章小结 | 第97页 |
| 参考文献 | 第97-100页 |
| 第5章 鉴频鉴相器和电荷泵的设计与实现 | 第100-128页 |
| 5.1 引言 | 第100页 |
| 5.2 鉴频鉴相器的研究及实现 | 第100-108页 |
| 5.2.1 PFD的基本工作原理 | 第100-101页 |
| 5.2.2 PFD的主要性能指标 | 第101-103页 |
| 5.2.3 PFD的设计难点 | 第103-105页 |
| 5.2.4 本文设计的PFD研究分析 | 第105-106页 |
| 5.2.5 本文设计PFD电路仿真 | 第106-108页 |
| 5.3 电荷泵的研究及实现 | 第108-119页 |
| 5.3.1 CP电路主要性能指标 | 第109页 |
| 5.3.2 CP电路的非理想特性 | 第109-112页 |
| 5.3.3 CP电路的典型电流结构 | 第112-114页 |
| 5.3.4 本文CP电路设计与仿真 | 第114-119页 |
| 5.4 鉴频鉴相器与电荷泵级连实现 | 第119-125页 |
| 5.4.1 PFD和CP电路级连及功能仿真 | 第119-120页 |
| 5.4.2 PFD和CP测试结果 | 第120-125页 |
| 5.5 小结 | 第125页 |
| 参考文献 | 第125-128页 |
| 第6章 Ka波段锁相环频率综合器设计实现 | 第128-136页 |
| 6.1 引言 | 第128页 |
| 6.2 毫米波芯片集成考虑的问题 | 第128-130页 |
| 6.2.1 寄生效应影响增大导致电路级联驱动问题 | 第128页 |
| 6.2.2 寄生效应引起的频率偏移 | 第128-129页 |
| 6.2.3 模块电路间的串扰耦合 | 第129-130页 |
| 6.2.4 版图失配影响变大 | 第130页 |
| 6.3 毫米波芯片测试注意事项 | 第130-131页 |
| 6.4 锁相环频率综合器集成与测试 | 第131-135页 |
| 6.5 本章小结 | 第135页 |
| 参考文献 | 第135-136页 |
| 第7章 总结与展望 | 第136-138页 |
| 7.1 论文主要创新点及电路设计 | 第136-137页 |
| 7.2 展望 | 第137-138页 |
| 攻读博士学位期间发表论文 | 第138-140页 |
| 致谢 | 第140页 |
