| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·研究背景与意义 | 第10-11页 |
| ·国内外研究进展 | 第11-13页 |
| ·本文的工作及创新点 | 第13-14页 |
| ·本文的章节组织结构 | 第14-16页 |
| 第2章 数字集成电路的设计验证技术 | 第16-26页 |
| ·设计验证简介 | 第16-17页 |
| ·模拟验证技术 | 第17-20页 |
| ·模拟验证的基本原理 | 第17-19页 |
| ·模拟验证的特点 | 第19-20页 |
| ·形式化验证技术 | 第20-23页 |
| ·形式化验证的基本原理 | 第20-23页 |
| ·形式化验证的特点 | 第23页 |
| ·半形式化验证技术 | 第23-24页 |
| ·模拟验证与形式化验证的比较 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 基于静态分析的RTL 设计错误检测方法 | 第26-38页 |
| ·基于静态分析的错误检测原理 | 第26-29页 |
| ·RTL 设计错误的静态检测方法 | 第29-31页 |
| ·RTL 设计错误的静态检测系统的设计思想 | 第31-33页 |
| ·RTL 设计错误的静态检测系统的实现方案 | 第33-37页 |
| ·检测标准构建模块 | 第34-35页 |
| ·特征信息提取模块 | 第35-36页 |
| ·错误检测模块 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 状态机、管脚配置和控制信号有效值的静态检测实现 | 第38-60页 |
| ·状态机死锁的静态检测方法及实现 | 第38-47页 |
| ·状态机的简介 | 第38-42页 |
| ·状态机死锁检测方法 | 第42-45页 |
| ·实验 | 第45-47页 |
| ·管脚配置错误的静态检测方法及实现 | 第47-53页 |
| ·管脚配置的简介 | 第47-48页 |
| ·管脚配置错误检测方法 | 第48-51页 |
| ·实验 | 第51-53页 |
| ·控制信号有效值错误的静态检测方法及实现 | 第53-58页 |
| ·控制信号的简介 | 第53-55页 |
| ·控制信号有效值错误检测方法 | 第55-56页 |
| ·实验 | 第56-58页 |
| ·本章小结 | 第58-60页 |
| 第5章 总结与展望 | 第60-62页 |
| ·本文总结 | 第60-61页 |
| ·进一步的研究工作 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66-67页 |
| 附录A （攻读硕士学位期间发表的论文及专利） | 第67-68页 |
| 附录B （攻读硕士学位期间参与的科研项目及获奖情况） | 第68页 |