PCM遥测解调及自动数据采集
| 第一章 绪论 | 第1-11页 |
| 1．1 课题背景及意义 | 第7-8页 |
| 1．2 国内外研究状况 | 第8-9页 |
| 1．3 本课题的研究工作概要 | 第9-11页 |
| 第二章 膛内异常现象硬线传输探测系统 | 第11-20页 |
| 2．1 本测试系统的设计原则 | 第11页 |
| 2．2 PCM硬线传输测试系统总体方案 | 第11-12页 |
| 2．3 探测系统的弹上部分 | 第12-16页 |
| 2．3．1 测试弹结构分析 | 第12-13页 |
| 2．3．2 传感器及调理电路 | 第13-14页 |
| 2．3．3 PCM编码器 | 第14-16页 |
| 2．4 传输通道 | 第16页 |
| 2．5 PCM解调部分 | 第16-17页 |
| 2．6 内触发及负延迟记录方式 | 第17-19页 |
| 2．7 本章小结 | 第19-20页 |
| 第三章 PCM同步解调板 | 第20-31页 |
| 3．1 概述 | 第20-21页 |
| 3．2 器件的选用 | 第21-23页 |
| 3．3 解调板电路设计 | 第23-31页 |
| 3．3．1 解调板的总线结构 | 第23-24页 |
| 3．3．2 PLD引脚分配 | 第24-26页 |
| 3．3．3 MCU引脚分配 | 第26-27页 |
| 3．3．4 SRAM引脚分配 | 第27页 |
| 3．3．5 电源设计 | 第27-28页 |
| 3．3．6 RS485串行通信接口适配电路 | 第28-30页 |
| 3．3．7 电路总体设计 | 第30-31页 |
| 第四章 PLD实时同步解调器的设计 | 第31-47页 |
| 4．1 概述 | 第31-33页 |
| 4．1．1 工作状态分析 | 第32-33页 |
| 4．1．2 PLD设计规划 | 第33页 |
| 4．2 位同步的实现 | 第33-40页 |
| 4．2．1 PCM基带信号的频谱特性分析及处理 | 第33-35页 |
| 4．2．2 位同步数字锁相环设计 | 第35-40页 |
| 4．3 帧同步的实现 | 第40-42页 |
| 4．3．1 帧同步状态分析 | 第40-41页 |
| 4．3．2 帧同步电路设计 | 第41-42页 |
| 4．4 存储接口电路 | 第42-43页 |
| 4．5 内触发电路 | 第43-45页 |
| 4．6 与单片机的接口电路 | 第45-47页 |
| 第五章 单片机程序设计 | 第47-53页 |
| 5．1 概述 | 第47页 |
| 5．2 单片机工作状态分析 | 第47-48页 |
| 5．3 单片机程序结构 | 第48-50页 |
| 5．4 单片机串行扩展虚拟技术 | 第50-51页 |
| 5．5 程序设计中几个值得注意的问题 | 第51-53页 |
| 第六章 上位机数采软件设计 | 第53-57页 |
| 6．1 LabVIEW程序语言开发环境 | 第53页 |
| 6．2 上位机数采软件 | 第53-54页 |
| 6．3 上位机通信功能的实现 | 第54-57页 |
| 结束语 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-61页 |
| 附图： PCM同步解调板电路图 | 第61页 |
