首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--半导体集成电路(固体电路)论文--场效应型论文

0.18μmCMOS高速标准单元库的研究与优化

摘要第1-11页
ABSTRACT第11-12页
第一章 绪论第12-17页
 §1.1 标准单元库的地位第12-13页
 §1.2 标准单元库研究现状第13-15页
 §1.3 课题来源、目的及意义第15-16页
 §1.4 本文的主要研究内容第16页
 §1.5 本文的组织结构第16-17页
第二章 标准单元库介绍第17-28页
 §2.1 ASIC设计方法学第17-21页
     ·ASIC设计方法分类第17页
     ·各种设计方法的特点第17-21页
       ·全定制法(full—custom design approach)第17-18页
       ·定制法(custom design approach)第18-20页
       ·半定制法(semi—custom design approach)第20页
       ·模块编译法第20页
       ·可编程逻辑器件第20页
       ·逻辑单元阵列第20-21页
 §2.2 标准单元的设计特点第21-23页
 §2.3 标准单元库的组成第23-25页
 §2.4 单元库的基本内容第25-26页
 §2.5 标准单元库的发展趋势第26-28页
     ·建库面临的问题第26页
     ·高性能库的建立第26-28页
       ·必要的单元第26页
       ·好的综合对库的要求第26-27页
       ·高性能库所需的单元第27-28页
第三章 Buffer库的研究与优化第28-49页
 §3.1 Buffer的数学描述第28-32页
     ·P/N管沟道宽度比例的确定第28-31页
     ·buffer前后级管子尺寸比例的确定第31页
     ·buffer的数学描述第31-32页
 §3.2 Superior buffers算法的改进与实现第32-39页
     ·选取适当的C、R、t第32-33页
     ·buffer延时模型的改进第33-37页
     ·三个输入电容最小的反向和未反向的buffer第37页
     ·算法的Matlab编程实现第37-39页
 §3.3 K_Center算法的实现第39-46页
     ·确定dist(b_1,b_2)的表达式第40-43页
     ·算法的Mat1ab实现第43-46页
 §3.4 Buffer库的实现与性能分析第46-48页
 §3.5 小结第48-49页
第四章 带扫描时序单元延时优化第49-74页
 §4.1 优化方案第50-51页
 §4.2 电路设计第51-58页
     ·电路结构优化第51-54页
     ·尺寸优化第54-58页
       ·门管子比例的确定第55页
       ·具体尺寸的确定第55-58页
 §4.3 版图设计第58-64页
     ·标准单元版图设计基本技术第58-62页
       ·对于所有单元类型的设计规则第58页
       ·设计标准单元第58-60页
       ·确定布线网格Pitch第60-61页
       ·MOS管简化第61-62页
     ·低功耗版图设计技术第62-64页
 §4.4 模拟第64-70页
     ·目标第64页
     ·量测指标及量测方法第64-67页
     ·模拟结果第67-70页
 §4.5 ~*.db和~*.lef文件的提取第70-73页
     ·~*.db文件的提取第70-73页
     ·~*.lef文件的提取第73页
 §4.6 小结第73-74页
第五章 结束语第74-75页
 §5.1 工作总结第74页
 §5.2 未来工作展望第74-75页
致谢第75-76页
参考文献第76-79页
作者在学期间取得的学术成果第79页

论文共79页,点击 下载论文
上一篇:基于PCI Express的多核SoC片间异步桥设计与实现
下一篇:关联理论指导下的军品广告研究