低功耗双界面CPU智能卡芯片的研究与设计
| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第一章 前言 | 第8-13页 |
| ·研究背景 | 第8页 |
| ·研究现状 | 第8-10页 |
| ·论文贡献 | 第10-11页 |
| ·论文结构 | 第11-13页 |
| 第二章 双界面CPU智能卡芯片的工作原理 | 第13-27页 |
| ·双界面CPU智能卡芯片的物理基础 | 第13-15页 |
| ·非接触式应用的物理基础 | 第13-14页 |
| ·接触式应用的物理基础 | 第14-15页 |
| ·双界面CPU智能卡芯片的数据编码和调制方式 | 第15-20页 |
| ·非接触式应用的调制方式和数据编码 | 第15-18页 |
| ·接触式应用的数据编码和传输时序 | 第18-20页 |
| ·双界面CPU智能卡芯片的工作模式 | 第20-22页 |
| ·双界面CPU智能卡芯片的安全 | 第22-26页 |
| ·加密算法模块—对称分组加密算法 | 第22-23页 |
| ·加密算法模块—公共密钥加密算法 | 第23页 |
| ·安全检测模块 | 第23-24页 |
| ·COS的安全措施 | 第24-26页 |
| ·小结 | 第26-27页 |
| 第三章 双界面智能卡芯片低功耗设计挑战 | 第27-35页 |
| ·CMOS功耗产生机理 | 第27-29页 |
| ·芯片设计中的常用低功耗技术简介 | 第29-30页 |
| ·降低动态功耗的方法 | 第29页 |
| ·降低静态功耗的方法 | 第29-30页 |
| ·双界面CPU智能卡芯片的特殊低功耗设计需求 | 第30-32页 |
| ·双界面CPU智能卡芯片的低功耗设计策略 | 第32-34页 |
| ·小结 | 第34-35页 |
| 第四章 双界面智能卡芯片的功耗管理 | 第35-52页 |
| ·双界面CPU智能卡芯片的系统架构和模块功能 | 第35-38页 |
| ·RF模拟射频电路 | 第35-36页 |
| ·EEPROM电路 | 第36-37页 |
| ·各模块功耗比 | 第37-38页 |
| ·双界面智能卡低功耗模式 | 第38-41页 |
| ·多时钟沿功耗分配 | 第41-44页 |
| ·两相不交叠时钟 | 第41-42页 |
| ·时钟沿功耗分配 | 第42-44页 |
| ·其它低功耗设计技术综合应用 | 第44-51页 |
| ·芯片前端设计上对低功耗的考虑 | 第44-47页 |
| ·芯片后端设计流程上对低功耗的考虑 | 第47-49页 |
| ·软硬件结合对低功耗的考虑 | 第49-51页 |
| ·小结 | 第51-52页 |
| 第五章 动态频率调整电路 | 第52-68页 |
| ·动态频率调整方法介绍 | 第52-55页 |
| ·动态电压频率调整方法工作原理 | 第52-53页 |
| ·DVFS负载预测方法介绍 | 第53页 |
| ·DFS方法和DVFS方法的区别 | 第53-55页 |
| ·动态频率调整电路设计 | 第55-65页 |
| ·动态频率调整电路 | 第55-64页 |
| ·时钟切换速度 | 第64-65页 |
| ·动态频率调整电路测试结果 | 第65-66页 |
| ·小结 | 第66-68页 |
| 第六章 DES算法异步设计 | 第68-92页 |
| ·异步电路设计方法 | 第68-83页 |
| ·异步电路设计方法原理 | 第68-71页 |
| ·异步电路设计方法分类 | 第71-81页 |
| ·异步电路设计与同步电路设计的比较 | 第81-83页 |
| ·DES/TDES算法简介 | 第83-85页 |
| ·DES异步电路实现 | 第85-87页 |
| ·同步电路设计方法设计异步电路 | 第87-90页 |
| ·结果分析 | 第90-92页 |
| 第七章 芯片的测试 | 第92-103页 |
| ·DIP芯片介绍 | 第92-96页 |
| ·DIP芯片管脚定义和测试模式 | 第92-94页 |
| ·DIP芯片测试环境 | 第94-96页 |
| ·芯片交易时间计算 | 第96-98页 |
| ·接触交易时间计算 | 第96-97页 |
| ·非接触交易时间计算 | 第97-98页 |
| ·芯片交易时间仿真和测试结果 | 第98-100页 |
| ·总结和展望 | 第100-103页 |
| ·总结 | 第100-102页 |
| ·展望 | 第102-103页 |
| 参考文献 | 第103-108页 |
| 附录Ⅰ PTPX功耗分析脚本 | 第108-109页 |
| 附录Ⅱ 四相捆绑数据协议VERILOG描述 | 第109-111页 |
| 致谢 | 第111-112页 |
