| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究背景和意义 | 第10-11页 |
| 1.2 数据采集存储系统的研究现状 | 第11-13页 |
| 1.2.1 数据采集研究现状 | 第11-12页 |
| 1.2.2 数据存储研究现状 | 第12-13页 |
| 1.3 论文的结构安排 | 第13-14页 |
| 1.4 本章小结 | 第14-16页 |
| 第2章 系统总体设计 | 第16-22页 |
| 2.1 信号源特点分析 | 第16-17页 |
| 2.2 数据采集部分 | 第17-18页 |
| 2.3 数据传输部分 | 第18-19页 |
| 2.4 数据存储部分 | 第19-20页 |
| 2.5 本章小结 | 第20-22页 |
| 第3章 硬件平台设计与实现 | 第22-32页 |
| 3.1 硬件平台总体设计 | 第22页 |
| 3.2 AIS数据采集 | 第22-24页 |
| 3.2.1 ADS830采集器 | 第23页 |
| 3.2.2 接口转换模块 | 第23-24页 |
| 3.3 GPS数据采集 | 第24-27页 |
| 3.3.1 NJ1006A射频前端 | 第24-25页 |
| 3.3.2 电平转换模块 | 第25-26页 |
| 3.3.3 供电模块 | 第26-27页 |
| 3.4 嵌入式三核平台 | 第27-30页 |
| 3.4.1 FPGA Xilinx Spartan-6 | 第28页 |
| 3.4.2 OMAPL138 | 第28-30页 |
| 3.5 存储设备 | 第30页 |
| 3.6 本章小结 | 第30-32页 |
| 第4章 系统软件设计 | 第32-60页 |
| 4.1 采集部分 | 第32-39页 |
| 4.1.1 FPGA开发平台 | 第32-33页 |
| 4.1.2 AIS采集数据接收模块 | 第33-35页 |
| 4.1.3 GPS采集数据接收模块 | 第35-36页 |
| 4.1.4 FIFO数据缓存模块 | 第36页 |
| 4.1.5 uPP发送模块 | 第36-38页 |
| 4.1.6 采集部分RTL图 | 第38-39页 |
| 4.2 传输部分 | 第39-53页 |
| 4.2.1 双核通信概览 | 第39-45页 |
| 4.2.2 DSP数据处理详细设计 | 第45-50页 |
| 4.2.3 ARM数据处理详细设计 | 第50-53页 |
| 4.3 存储部分 | 第53-55页 |
| 4.3.1 SATA硬盘的读写测试 | 第54页 |
| 4.3.2 存储部分程序流程 | 第54-55页 |
| 4.4 双核工程 | 第55-58页 |
| 4.4.1 工程目录 | 第55-56页 |
| 4.4.2 工程编译和链接 | 第56-57页 |
| 4.4.3 工程执行 | 第57-58页 |
| 4.5 本章小结 | 第58-60页 |
| 第5章 系统功能测试与验证 | 第60-68页 |
| 5.1 AIS采集存储平台测试与验证 | 第60-62页 |
| 5.1.1 AIS测试平台介绍 | 第60-62页 |
| 5.1.2 AIS中频数据的分析 | 第62页 |
| 5.2 GPS采集存储平台测试与验证 | 第62-66页 |
| 5.2.1 GPS测试平台介绍 | 第62-63页 |
| 5.2.2 GPS中频数据的分析 | 第63-66页 |
| 5.3 本章小结 | 第66-68页 |
| 第6章 结论与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76页 |