VLSI设计中多点时钟树的物理设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景及研究目的与意义 | 第8-9页 |
| 1.2 超大规模集成电路的物理设计 | 第9-10页 |
| 1.3 时钟树综合的重要性 | 第10页 |
| 1.4 本文主要内容和章节结构 | 第10-12页 |
| 第2章 时钟网络技术分析 | 第12-22页 |
| 2.1 关于时钟的基本概念 | 第12-13页 |
| 2.2 顶层时钟网络的分类 | 第13-18页 |
| 2.2.1 H 型时钟结构 | 第14-15页 |
| 2.2.2 X-H 型时钟结构 | 第15-17页 |
| 2.2.3 网格型时钟结构 | 第17-18页 |
| 2.3 时钟网络的低功耗设计 | 第18-19页 |
| 2.4 常规时钟树与传统网格型时钟的比较 | 第19-21页 |
| 2.4.1 常规时钟树综合 | 第19-20页 |
| 2.4.2 传统网格型时钟 | 第20-21页 |
| 2.5 本章小结 | 第21-22页 |
| 第3章 多点时钟树综合的研究与实现 | 第22-50页 |
| 3.1 多点时钟树的设计理念 | 第22-32页 |
| 3.1.1 本文中衡量时钟树质量的指标 | 第22-24页 |
| 3.1.2 时钟分布 | 第24-26页 |
| 3.1.3 网格型结构的多点时钟树 | 第26-29页 |
| 3.1.4 时钟脊柱 | 第29-30页 |
| 3.1.5 时钟网格分接点 | 第30-32页 |
| 3.2 本文芯片设计采用的时钟网络 | 第32-39页 |
| 3.2.1 重布线层（RDL） | 第32-33页 |
| 3.2.2 顶层时钟网络 | 第33-39页 |
| 3.3 多点时钟树的实现流程 | 第39-48页 |
| 3.3.1 操作平台和文件系统 | 第40页 |
| 3.3.2 时钟根缓冲器的插入 | 第40-43页 |
| 3.3.3 建立多点时钟树 | 第43-47页 |
| 3.3.4 多点时钟树综合 | 第47-48页 |
| 3.4 分接点数量的确定 | 第48-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第4章 时钟树综合实验结果及分析 | 第50-61页 |
| 4.1 小规模低复杂度模块实验结果 | 第50-55页 |
| 4.2 大规模高复杂度模块实验结果 | 第55-60页 |
| 4.3 本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-68页 |
| 致谢 | 第68页 |
