摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 引言 | 第6-9页 |
1.1 论文研究的背景和目的 | 第6-7页 |
1.2 论文主要工作 | 第7-8页 |
1.3 论文组织结构 | 第8-9页 |
第二章 45nm和28nm技术介绍 | 第9-22页 |
2.1 简介 | 第9页 |
2.2 器件尺寸进入纳米尺度后所面临的问题 | 第9-11页 |
2.2.1 栅 | 第10页 |
2.2.2 沟道/衬底 | 第10页 |
2.2.3 源漏区 | 第10-11页 |
2.3 45纳米和28纳米技术综述 | 第11-16页 |
2.3.1 45nm技术 | 第11-15页 |
2.3.2 AMD&IBM 45nnm配套技术 | 第15页 |
2.3.3 Intel和AMD&IBM 45nm技术比较 | 第15-16页 |
2.4 28nm技术 | 第16-22页 |
2.4.1 28nm技术简介 | 第16页 |
2.4.2 应用于28nm节点的新技术 | 第16-17页 |
2.4.3 金属栅/高K | 第17-18页 |
2.4.4 迁移率增强技术 | 第18-20页 |
2.4.5 中端和后端工艺中的金属化 | 第20-22页 |
第三章 常见基准电压源和几种温度补偿技术 | 第22-31页 |
3.1 简介 | 第22页 |
3.2 齐纳基准源 | 第22-24页 |
3.3 埋入式齐纳基准源 | 第24页 |
3.4 带隙基准电压源 | 第24-25页 |
3.5 几种基准源的比较 | 第25-26页 |
3.6 温度补偿技术 | 第26-31页 |
3.6.1 电阻比率法 | 第26-27页 |
3.6.2 非线性电压补偿法 | 第27-28页 |
3.6.3 自调整T_0法 | 第28-29页 |
3.6.4 双电流补偿法 | 第29-31页 |
第四章 高精度带隙基准电压源的设计原理 | 第31-49页 |
4.1 简介 | 第31页 |
4.2 基准电压源的主要技术指标 | 第31-33页 |
4.2.1 精度温漂和时漂 | 第31-32页 |
4.2.2 噪声 | 第32页 |
4.2.3 负载调整率与电源电压抑制 | 第32-33页 |
4.3 带隙基准电压源的基本原理 | 第33-37页 |
4.4 核心基准电路的设计 | 第37-46页 |
4.4.1 放大器的设计 | 第39-42页 |
4.4.2 电流源的设计 | 第42页 |
4.4.3 启动电路的设计 | 第42-43页 |
4.4.4 电流求和电路设计 | 第43-44页 |
4.4.5 提高电源抑制(Power Supply Rejection,PSR) | 第44-46页 |
4.5 仿真与测试 | 第46-49页 |
第五章 版图设计及验证 | 第49-68页 |
5.1 简介 | 第49页 |
5.2 模拟电路版图设计 | 第49-55页 |
5.2.1 匹配性设计 | 第49-52页 |
5.2.2 耦合 | 第52页 |
5.2.3 寄生参数 | 第52-53页 |
5.2.4 整体布局 | 第53-54页 |
5.2.5 关键信号 | 第54-55页 |
5.2.6 金属互连 | 第55页 |
5.3 28nm工艺的版图注意事项 | 第55-56页 |
5.4 带隙基准源版图设计 | 第56-64页 |
5.4.1 电流源的版图设计 | 第56-58页 |
5.4.2 运算放大器的版图设计 | 第58-60页 |
5.4.3 电阻的版图设计 | 第60-61页 |
5.4.4 三极管的版图设计 | 第61-62页 |
5.4.5 启动电路的版图设计 | 第62页 |
5.4.6 求和电路版图设计 | 第62-63页 |
5.4.7 带隙基准源整体版图 | 第63-64页 |
5.5 版图优化 | 第64页 |
5.6 版图验证 | 第64-68页 |
第六章 总结 | 第68-70页 |
参考文献 | 第70-72页 |
致谢 | 第72-73页 |