辐射探测前端读出集成电路可测性设计技术研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 1 绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.1.1 研究背景 | 第10页 |
| 1.1.2 选题意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文的内容组织 | 第13-16页 |
| 2 辐射探测前端读出电子系统综述 | 第16-22页 |
| 2.1 信号采集 | 第16-17页 |
| 2.2 滤波和成形 | 第17-19页 |
| 2.3 峰值检测与保持 | 第19页 |
| 2.4 时间甄别 | 第19-20页 |
| 2.5 本章小结 | 第20-22页 |
| 3 读出电路评价指标及测试系统设计 | 第22-34页 |
| 3.1 读出电路评价指标 | 第22-26页 |
| 3.1.1 输入范围 | 第22页 |
| 3.1.2 等效噪声电荷 | 第22-23页 |
| 3.1.3 成形时间 | 第23页 |
| 3.1.4 线性度 | 第23页 |
| 3.1.5 通道串扰 | 第23-24页 |
| 3.1.6 时间移步 | 第24-25页 |
| 3.1.7 能谱分辨率 | 第25-26页 |
| 3.2 前端电路测试系统设计 | 第26-30页 |
| 3.2.1 电学测试设计 | 第26-27页 |
| 3.2.2 多道能谱分析 | 第27-28页 |
| 3.2.3 读出芯片测试系统 | 第28-30页 |
| 3.3 测试结果与评价 | 第30-32页 |
| 3.4 本章小结 | 第32-34页 |
| 4 电流型DAC设计与测试 | 第34-62页 |
| 4.1 比较阈值校准原理 | 第34-35页 |
| 4.2 比较阈值校准DAC设计 | 第35-59页 |
| 4.2.0 建模与分析 | 第36-39页 |
| 4.2.1 总体结构设计 | 第39-40页 |
| 4.2.2 电流源设计 | 第40-46页 |
| 4.2.3 同步锁存器 | 第46-48页 |
| 4.2.4 译码电路设计 | 第48页 |
| 4.2.5 基准电路设计 | 第48-56页 |
| 4.2.6 输出放大器 | 第56-58页 |
| 4.2.7 全模块仿真分析 | 第58-59页 |
| 4.3 DAC测试与分析 | 第59-62页 |
| 5 64通路读出电路设计与测试 | 第62-80页 |
| 5.1 读出通道架构设计 | 第62页 |
| 5.2 读出芯片模块设计 | 第62-71页 |
| 5.2.1 前置放大器设计 | 第62-64页 |
| 5.2.2 成形器设计 | 第64-66页 |
| 5.2.3 峰值保持设计 | 第66-67页 |
| 5.2.4 比较器设计 | 第67-69页 |
| 5.2.5 读出芯片时序设计 | 第69-71页 |
| 5.3 读出芯片可测性设计 | 第71-73页 |
| 5.3.1 测试电容 | 第71-72页 |
| 5.3.2 测试模式 | 第72-73页 |
| 5.3.3 测试通道 | 第73页 |
| 5.4 读出芯片版图设计 | 第73-76页 |
| 5.5 读出芯片仿真 | 第76-78页 |
| 5.5.1 单通道仿真 | 第76页 |
| 5.5.2 通道串扰仿真 | 第76-77页 |
| 5.5.3 控制时序仿真 | 第77-78页 |
| 5.5.4 全新片功能仿真 | 第78页 |
| 5.6 读出芯片测试 | 第78-80页 |
| 6 总结与展望 | 第80-82页 |
| 6.1 论文工作总结 | 第80页 |
| 6.2 论文工作展望 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-88页 |
| 攻读硕士学位期间发表的论文及参与的课题 | 第88-89页 |
