| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·智能卡安全设计研究现状 | 第7页 |
| ·智能卡低功耗研究现状 | 第7页 |
| ·课题来源及特点 | 第7-8页 |
| ·论文结构安排 | 第8-11页 |
| 第二章 低功耗设计和防安全攻击设计概论 | 第11-21页 |
| ·数字系统功耗来源分析 | 第11-14页 |
| ·静态功耗 | 第11-13页 |
| ·动态功耗 | 第13-14页 |
| ·低功耗设计技术 | 第14-17页 |
| ·低功耗物理设计的基本方法 | 第15-16页 |
| ·先进的低功耗设计技术 | 第16-17页 |
| ·安全芯片设计 | 第17-21页 |
| ·简介 | 第17页 |
| ·非侵入式攻击 | 第17页 |
| ·侵入式攻击 | 第17-18页 |
| ·半侵入式攻击 | 第18-21页 |
| 第三章 非接触 IC 卡物理安全性设计 | 第21-29页 |
| ·芯片的物理安全 | 第22-23页 |
| ·侵入式攻击内容 | 第23页 |
| ·芯片的物理安全设计 | 第23-27页 |
| ·有源屏蔽 | 第24-25页 |
| ·敏感信号线 | 第25-26页 |
| ·电源、地线 | 第26-27页 |
| ·芯片及模块的验证 | 第27-29页 |
| 第四章 非接触 IC 卡的低功耗物理实现 | 第29-47页 |
| ·非接触 IC 卡芯片的设计方案 | 第29-31页 |
| ·芯片的全芯片架构 | 第29-30页 |
| ·芯片的工作流程 | 第30-31页 |
| ·基于低功耗的综合 | 第31-34页 |
| ·门控时钟 | 第31-32页 |
| ·低功耗综合的设计流程和执行脚本 | 第32-33页 |
| ·功耗仿真结果 | 第33-34页 |
| ·非接触 IC 卡的物理实现 | 第34-42页 |
| ·芯片的物理设计概要 | 第34页 |
| ·设计规划（Floorplan） | 第34-36页 |
| ·布局（Place） | 第36-37页 |
| ·时钟树综合（Clock Tree Synthesis） | 第37-38页 |
| ·布线（nanoRoute）及布线后优化 | 第38-39页 |
| ·IR drop 分析 | 第39-41页 |
| ·数据输出 | 第41-42页 |
| ·芯片版图整合及验证 | 第42-45页 |
| ·DRC 验证 | 第43-44页 |
| ·LVS 验证 | 第44-45页 |
| ·GDS 数据导出 | 第45-47页 |
| 第五章 功耗分析 | 第47-57页 |
| ·功耗分析前的准备 | 第47-49页 |
| ·功耗分析的输入和输出 | 第47-48页 |
| ·工具选择 | 第48-49页 |
| ·芯片的平均功耗和峰值功耗 | 第49-50页 |
| ·芯片工作的平均功耗 | 第49页 |
| ·芯片工作的峰值功耗 | 第49-50页 |
| ·芯片功耗分析方法 | 第50-56页 |
| ·数字简化 RC 网络模型 SPICE 仿真 | 第50-52页 |
| ·EPS 基于电流波形和片上稳压的动态电源分析 | 第52-55页 |
| ·两种方法的功耗分析结果对比 | 第55-56页 |
| ·芯片功耗仿真总结 | 第56-57页 |
| 第六章 总结与展望 | 第57-59页 |
| ·总结 | 第57页 |
| ·展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |