多核网络处理器软硬件协同验证关键技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·网络处理器概述 | 第9页 |
| ·论文研究背景 | 第9-12页 |
| ·论文的内容及工作重点 | 第12-13页 |
| 第二章 VLSI系统软硬件协同验证 | 第13-25页 |
| ·软硬件协同验证概述 | 第13-16页 |
| ·软硬件协同验证简介 | 第13-14页 |
| ·传统软硬件协同验证流程 | 第14-15页 |
| ·传统软硬件协同验证存在的弊端 | 第15-16页 |
| ·基于SystemC的软硬件协同验证 | 第16-23页 |
| ·SystemC简介 | 第16-18页 |
| ·SystemC的事务级建模 | 第18-20页 |
| ·软硬件协同验证的新方法 | 第20-23页 |
| ·系统的软硬件协同验证平台设计目标 | 第23页 |
| ·本章小结 | 第23-25页 |
| 第三章 异构多核片上系统协同验证平台方案设计 | 第25-43页 |
| ·软件的行为仿真方案设计 | 第25-28页 |
| ·软件行为仿真的实现 | 第25-26页 |
| ·针对软件行为的封装器设计 | 第26-28页 |
| ·多线程微引擎处理器指令序列仿真方案设计 | 第28-32页 |
| ·指令调试平台的引入 | 第28-30页 |
| ·针对指令调试的封装器设计 | 第30-32页 |
| ·事务级与RTL级模型的混合仿真方案设计 | 第32-37页 |
| ·外部硬件模块验证的实现 | 第32-34页 |
| ·针对硬件的适配器设计 | 第34-36页 |
| ·CSM加速 | 第36-37页 |
| ·微码和RTL模块协同验证方案设计 | 第37-39页 |
| ·微引擎PE基于参考模型的验证方案设计 | 第39-41页 |
| ·专用定制指令集处理器验证的特点 | 第39页 |
| ·基于参考模型的验证平台的构成 | 第39-41页 |
| ·本章小结 | 第41-43页 |
| 第四章 指令集模拟器ISS的设计和系统总线建模 | 第43-59页 |
| ·指令集模拟器ISS的实现 | 第43-52页 |
| ·PE的ISS方案 | 第43-46页 |
| ·PE的指令集结构 | 第46-47页 |
| ·ISS主要功能实现 | 第47-52页 |
| ·高兼容性的系统总线建模 | 第52-58页 |
| ·XDNP的总线架构 | 第52-54页 |
| ·系统总线的建模实现 | 第54-56页 |
| ·系统总线的仲裁算法 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 仿真结果分析和优化 | 第59-65页 |
| ·混合仿真平台的功能验证 | 第59-60页 |
| ·软硬件协同验证仿真速度分析 | 第60-63页 |
| ·协同验证平台的仿真分析 | 第60-62页 |
| ·针对结果做出的优化 | 第62-63页 |
| ·进一步工作 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 结束语 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 研究成果 | 第71-72页 |
