中文摘要 | 第1-7页 |
英文摘要 | 第7-10页 |
致谢 | 第10-15页 |
插图表 | 第15-18页 |
表格清单 | 第18-19页 |
第一章 绪论 | 第19-35页 |
1.1 集成电路产品和微电子技术的发展 | 第19-25页 |
1.1.1 集成电路产品类型的发展规律 | 第20-22页 |
1.1.2 微电子技术和设计方法学 | 第22-25页 |
1.2 SoC与IP | 第25-32页 |
1.2.1 SoC概述 | 第25-28页 |
1.2.2 IP重用设计方法学 | 第28-32页 |
1.3 在我国发展IP-SoC产业的意义 | 第32页 |
1.4 课题来源及研究目的和意义 | 第32-33页 |
1.5 本文的主要研究内容 | 第33-35页 |
第二章 当代集成电路设计方法学 | 第35-61页 |
2.1 引言 | 第35-36页 |
2.2 集成电路设计方法学发展历程 | 第36-42页 |
2.2.1 集成电路设计方法学的演变 | 第36-38页 |
2.2.2 集成电路的积木化和抽象层次的发展历程 | 第38-40页 |
2.2.3 系统级设计方法学 | 第40-42页 |
2.3 基于平台的设计方法学 | 第42-56页 |
2.3.1 基本背景介绍 | 第42-45页 |
2.3.1.1 PC的设计平台 | 第42页 |
2.3.1.2 集成电路的设计平台 | 第42-45页 |
2.3.2 PBDM中的术语介绍 | 第45-50页 |
2.3.2.1 硬件平台 | 第45-47页 |
2.3.2.2 软件平台 | 第47-48页 |
2.3.2.3 系统平台 | 第48页 |
2.3.2.4 结构和微结构 | 第48页 |
2.3.2.5 映射 | 第48-49页 |
2.3.2.6 过设计 | 第49-50页 |
2.3.3 基于平台的系统级设计方法——正交设计 | 第50-53页 |
2.3.3.1 基于功能的设计方法 | 第50-51页 |
2.3.3.2 基于通讯的设计方法 | 第51-53页 |
2.3.4 基于平台的设计的流程 | 第53-56页 |
2.4 设计实例 | 第56-58页 |
2.5 集成电路设计的几项原则 | 第58-60页 |
2.6 结束语 | 第60-61页 |
第三章 八位RISC微控制器IP软核设计方法 | 第61-112页 |
3.1 引言 | 第61-63页 |
3.2 IP标准化组织简介 | 第63-67页 |
3.3 符合VSIA标准的IP软核设计流程 | 第67-69页 |
3.4 HGD08R01的功能概述 | 第69-73页 |
3.4.1 HGD08R01的外特性 | 第69-70页 |
3.4.2 HGD08R01的存储器组织结构 | 第70-71页 |
3.4.2.1 程序存储器的组织结构 | 第70页 |
3.4.2.2 数据存储器的组织结构 | 第70-71页 |
3.4.3 HGD08R01的指令系统 | 第71-73页 |
3.4.3.1 RISC指令集的特点 | 第71-72页 |
3.4.3.2 指令系统 | 第72-73页 |
3.5 HGD08R01 IP软核的系统级设计 | 第73-76页 |
3.5.1 体系结构的设计 | 第73-74页 |
3.5.2 HGD08R01功能模块的划分 | 第74-75页 |
3.5.3 时序空间和流水结构的设计 | 第75-76页 |
3.6 HGD08R01 IP软核的RTL级设计 | 第76-96页 |
3.6.1 数据通道的设计 | 第76-82页 |
3.6.1.1 内部数据总线的设计 | 第77-79页 |
3.6.1.2 专用寄存器的设计 | 第79-80页 |
3.6.1.3 指令寄存器的设计 | 第80-81页 |
3.6.1.4 算术逻辑运算单元的设计 | 第81-82页 |
3.6.2 时序控制电路的设计 | 第82-90页 |
3.6.2.1 多时钟电路的设计 | 第82-84页 |
3.6.2.2 分频器电路的设计 | 第84-88页 |
3.6.2.3 复位电路的设计 | 第88-90页 |
3.6.3 指令译码和硬布线控制的设计 | 第90-96页 |
3.6.3.1 指令译码和硬布线控制的机制 | 第91页 |
3.6.3.2 译码器的设计 | 第91-93页 |
3.6.3.3 硬布线控制的设计 | 第93-96页 |
3.7 HGD08R01 IP软核的验证 | 第96-109页 |
3.7.1 测试平台 | 第97-102页 |
3.7.1.1 测试向量库 | 第97-100页 |
3.7.1.2 自动化校验 | 第100-102页 |
3.7.2 RTL仿真结果 | 第102-103页 |
3.7.3 FPGA验证 | 第103-107页 |
3.7.3.1 建立FPGA测试平台 | 第104-105页 |
3.7.3.2 FPGA验证结果 | 第105-107页 |
3.7.4 ASIC验证及实现 | 第107-109页 |
3.7.5 可综合适应性验证 | 第109页 |
3.8 HGD08R01 IP软核标准化示范 | 第109-111页 |
3.9 结束语 | 第111-112页 |
第四章 存储器接口IP模块设计方法 | 第112-167页 |
4.1 引言 | 第112-114页 |
4.1.1 动态随机存储器 | 第113页 |
4.1.2 静态随机存储器 | 第113-114页 |
4.1.3 闪速存储器和铁电体随机存储器 | 第114页 |
4.1.4 显示存储器 | 第114页 |
4.2 存储器接口IP的顶层设计 | 第114-123页 |
4.2.1 接口互连方案分析 | 第115-119页 |
4.2.1.1 基于总线的互连方案 | 第115-117页 |
4.2.1.2 存储器总线内部结构设计 | 第117-119页 |
4.2.2 存储器接口IP的总体设计 | 第119-123页 |
4.2.2.1 存储器接口IP总体设计概述 | 第119-120页 |
4.2.2.2 存储器接口IP功能模块划分 | 第120-122页 |
4.2.2.3 存储器接口IP的控制寄存器设计 | 第122-123页 |
4.3 存储器接口通讯协议的制订 | 第123-134页 |
4.3.1 SGRAM存储器通讯协议简介 | 第123-128页 |
4.3.1.1 SGRAM接口信号 | 第123-125页 |
4.3.1.2 SGRAM时序参数 | 第125-127页 |
4.3.1.3 SGRAM总线典型读写时序 | 第127-128页 |
4.3.2 存储器接口内侧通讯协议的制订 | 第128-134页 |
4.3.2.1 存储器接口内侧协议的制定规则 | 第129-130页 |
4.3.2.2 存储器接口内侧协议时序 | 第130-133页 |
4.3.2.3 存储器接口内侧协议的设计技巧 | 第133-134页 |
4.4 读周期同步的设计方法 | 第134-141页 |
4.4.1 读周期同步问题的提出 | 第134-135页 |
4.4.2 读时钟选择模块的设计 | 第135-139页 |
4.4.3 握手同步的设计 | 第139-141页 |
4.5 存储器接口IP状态机的设计方法 | 第141-159页 |
4.5.1 状态机设计方法概述 | 第141-144页 |
4.5.1.1 状态机的定义 | 第141-143页 |
4.5.1.2 Mealy状态机和Moore状态机 | 第143页 |
4.5.1.3 通信状态机 | 第143-144页 |
4.5.2 用户仲裁器的设计 | 第144-149页 |
4.5.2.1 静-动态混合优先级算法 | 第145-146页 |
4.5.2.2 仲裁状态机的设计 | 第146-147页 |
4.5.2.3 RTL级设计 | 第147-149页 |
4.5.2.4 用户仲裁器的仿真验证 | 第149页 |
4.5.3 时序控制器的设计 | 第149-158页 |
4.5.3.1 时序控制状态机的设计 | 第151-156页 |
4.5.3.1.1 初始化过程 | 第151-154页 |
4.5.3.1.2 数据传输过程 | 第154-155页 |
4.5.3.1.3 故障处理过程 | 第155-156页 |
4.5.3.2 读计数器的设计 | 第156-158页 |
4.5.4 多状态机的协同设计 | 第158-159页 |
4.6 存储器接口IP数据通道的设计 | 第159-166页 |
4.6.1 数据选择器模块的设计 | 第159-163页 |
4.6.2 地址译码器模块的设计 | 第163-166页 |
4.7 结束语 | 第166-167页 |
第五章 总结与展望 | 第167-169页 |
5.1 总结 | 第167-168页 |
5.2 展望 | 第168-169页 |
参考文献 | 第169-175页 |
攻读博士学位期间公开发表的论文 | 第175页 |