首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--设计论文

集成电路设计方法及IP设计技术的研究

中文摘要第1-7页
英文摘要第7-10页
致谢第10-15页
插图表第15-18页
表格清单第18-19页
第一章 绪论第19-35页
 1.1 集成电路产品和微电子技术的发展第19-25页
  1.1.1 集成电路产品类型的发展规律第20-22页
  1.1.2 微电子技术和设计方法学第22-25页
 1.2 SoC与IP第25-32页
  1.2.1 SoC概述第25-28页
  1.2.2 IP重用设计方法学第28-32页
 1.3 在我国发展IP-SoC产业的意义第32页
 1.4 课题来源及研究目的和意义第32-33页
 1.5 本文的主要研究内容第33-35页
第二章 当代集成电路设计方法学第35-61页
 2.1 引言第35-36页
 2.2 集成电路设计方法学发展历程第36-42页
  2.2.1 集成电路设计方法学的演变第36-38页
  2.2.2 集成电路的积木化和抽象层次的发展历程第38-40页
  2.2.3 系统级设计方法学第40-42页
 2.3 基于平台的设计方法学第42-56页
  2.3.1 基本背景介绍第42-45页
   2.3.1.1 PC的设计平台第42页
   2.3.1.2 集成电路的设计平台第42-45页
  2.3.2 PBDM中的术语介绍第45-50页
   2.3.2.1 硬件平台第45-47页
   2.3.2.2 软件平台第47-48页
   2.3.2.3 系统平台第48页
   2.3.2.4 结构和微结构第48页
   2.3.2.5 映射第48-49页
   2.3.2.6 过设计第49-50页
  2.3.3 基于平台的系统级设计方法——正交设计第50-53页
   2.3.3.1 基于功能的设计方法第50-51页
   2.3.3.2 基于通讯的设计方法第51-53页
  2.3.4 基于平台的设计的流程第53-56页
 2.4 设计实例第56-58页
 2.5 集成电路设计的几项原则第58-60页
 2.6 结束语第60-61页
第三章 八位RISC微控制器IP软核设计方法第61-112页
 3.1 引言第61-63页
 3.2 IP标准化组织简介第63-67页
 3.3 符合VSIA标准的IP软核设计流程第67-69页
 3.4 HGD08R01的功能概述第69-73页
  3.4.1 HGD08R01的外特性第69-70页
  3.4.2 HGD08R01的存储器组织结构第70-71页
   3.4.2.1 程序存储器的组织结构第70页
   3.4.2.2 数据存储器的组织结构第70-71页
  3.4.3 HGD08R01的指令系统第71-73页
   3.4.3.1 RISC指令集的特点第71-72页
   3.4.3.2 指令系统第72-73页
 3.5 HGD08R01 IP软核的系统级设计第73-76页
  3.5.1 体系结构的设计第73-74页
  3.5.2 HGD08R01功能模块的划分第74-75页
  3.5.3 时序空间和流水结构的设计第75-76页
 3.6 HGD08R01 IP软核的RTL级设计第76-96页
  3.6.1 数据通道的设计第76-82页
   3.6.1.1 内部数据总线的设计第77-79页
   3.6.1.2 专用寄存器的设计第79-80页
   3.6.1.3 指令寄存器的设计第80-81页
   3.6.1.4 算术逻辑运算单元的设计第81-82页
  3.6.2 时序控制电路的设计第82-90页
   3.6.2.1 多时钟电路的设计第82-84页
   3.6.2.2 分频器电路的设计第84-88页
   3.6.2.3 复位电路的设计第88-90页
  3.6.3 指令译码和硬布线控制的设计第90-96页
   3.6.3.1 指令译码和硬布线控制的机制第91页
   3.6.3.2 译码器的设计第91-93页
   3.6.3.3 硬布线控制的设计第93-96页
 3.7 HGD08R01 IP软核的验证第96-109页
  3.7.1 测试平台第97-102页
   3.7.1.1 测试向量库第97-100页
   3.7.1.2 自动化校验第100-102页
  3.7.2 RTL仿真结果第102-103页
  3.7.3 FPGA验证第103-107页
   3.7.3.1 建立FPGA测试平台第104-105页
   3.7.3.2 FPGA验证结果第105-107页
  3.7.4 ASIC验证及实现第107-109页
  3.7.5 可综合适应性验证第109页
 3.8 HGD08R01 IP软核标准化示范第109-111页
 3.9 结束语第111-112页
第四章 存储器接口IP模块设计方法第112-167页
 4.1 引言第112-114页
  4.1.1 动态随机存储器第113页
  4.1.2 静态随机存储器第113-114页
  4.1.3 闪速存储器和铁电体随机存储器第114页
  4.1.4 显示存储器第114页
 4.2 存储器接口IP的顶层设计第114-123页
  4.2.1 接口互连方案分析第115-119页
   4.2.1.1 基于总线的互连方案第115-117页
   4.2.1.2 存储器总线内部结构设计第117-119页
  4.2.2 存储器接口IP的总体设计第119-123页
   4.2.2.1 存储器接口IP总体设计概述第119-120页
   4.2.2.2 存储器接口IP功能模块划分第120-122页
   4.2.2.3 存储器接口IP的控制寄存器设计第122-123页
 4.3 存储器接口通讯协议的制订第123-134页
  4.3.1 SGRAM存储器通讯协议简介第123-128页
   4.3.1.1 SGRAM接口信号第123-125页
   4.3.1.2 SGRAM时序参数第125-127页
   4.3.1.3 SGRAM总线典型读写时序第127-128页
  4.3.2 存储器接口内侧通讯协议的制订第128-134页
   4.3.2.1 存储器接口内侧协议的制定规则第129-130页
   4.3.2.2 存储器接口内侧协议时序第130-133页
   4.3.2.3 存储器接口内侧协议的设计技巧第133-134页
 4.4 读周期同步的设计方法第134-141页
  4.4.1 读周期同步问题的提出第134-135页
  4.4.2 读时钟选择模块的设计第135-139页
  4.4.3 握手同步的设计第139-141页
 4.5 存储器接口IP状态机的设计方法第141-159页
  4.5.1 状态机设计方法概述第141-144页
   4.5.1.1 状态机的定义第141-143页
   4.5.1.2 Mealy状态机和Moore状态机第143页
   4.5.1.3 通信状态机第143-144页
  4.5.2 用户仲裁器的设计第144-149页
   4.5.2.1 静-动态混合优先级算法第145-146页
   4.5.2.2 仲裁状态机的设计第146-147页
   4.5.2.3 RTL级设计第147-149页
   4.5.2.4 用户仲裁器的仿真验证第149页
  4.5.3 时序控制器的设计第149-158页
   4.5.3.1 时序控制状态机的设计第151-156页
    4.5.3.1.1 初始化过程第151-154页
    4.5.3.1.2 数据传输过程第154-155页
    4.5.3.1.3 故障处理过程第155-156页
   4.5.3.2 读计数器的设计第156-158页
  4.5.4 多状态机的协同设计第158-159页
 4.6 存储器接口IP数据通道的设计第159-166页
  4.6.1 数据选择器模块的设计第159-163页
  4.6.2 地址译码器模块的设计第163-166页
 4.7 结束语第166-167页
第五章 总结与展望第167-169页
 5.1 总结第167-168页
 5.2 展望第168-169页
参考文献第169-175页
攻读博士学位期间公开发表的论文第175页

论文共175页,点击 下载论文
上一篇:GDSS环境下的群体推理方法及群体层次分析法研究
下一篇:大时滞不确定过程稳定性及自适应时滞补偿H_∞鲁棒控制研究