摘要 | 第1-7页 |
Abstract | 第7-16页 |
第1章 绪论 | 第16-29页 |
·研究背景及意义 | 第16-17页 |
·数字集成电路测试生成算法的发展和研究现状 | 第17-25页 |
·数字集成电路测试生成算法分类 | 第17-18页 |
·组合电路测试生成算法的发展和研究现状 | 第18-22页 |
·时序电路测试生成算法的发展和研究现状 | 第22-25页 |
·可测性设计的研究现状 | 第25-27页 |
·主要研究内容 | 第27-29页 |
第2章 组合电路测试生成的三值神经网络模型 | 第29-51页 |
·组合电路测试生成的Hopfield二值神经网络模型 | 第29-40页 |
·基本逻辑门电路的Hopfield二值神经网络模型 | 第30-35页 |
·组合电路的Hopfield神经网络模型 | 第35-37页 |
·组合电路测试生成的二值神经网络模型 | 第37-40页 |
·组合电路测试生成的三值神经网络 | 第40-50页 |
·基本逻辑门电路三值神经网络模型 | 第40-49页 |
·组合电路测试生成的三值神经网络模型 | 第49-50页 |
·本章小结 | 第50-51页 |
第3章 三值神经网络测试生成算法的实现 | 第51-70页 |
·遗传算法的基本原理 | 第51-52页 |
·基于遗传算法的组合电路测试生成算法 | 第52-59页 |
·编码 | 第53页 |
·适应度函数的确定 | 第53-57页 |
·遗传操作 | 第57-59页 |
·计算能量函数最小值点的遗传算法 | 第59-64页 |
·二值神经网络能量函数最小值点遗传算法的实现 | 第59-63页 |
·三值神经网络能量函数最小值点遗传算法的实现 | 第63-64页 |
·实现算法可采取的措施 | 第64-69页 |
·蕴涵节点和通路敏化 | 第64-65页 |
·电路分块 | 第65-66页 |
·故障合并和压缩 | 第66页 |
·多故障等价 | 第66-69页 |
·本章小结 | 第69-70页 |
第4章 具有约束条件的布尔差分多故障测试生成简化算法 | 第70-79页 |
·具有约束条件的单故障测试生成简化算法 | 第70-73页 |
·具有约束条件的双故障测试生成简化算法 | 第73-77页 |
·多故障测试生成简化算法 | 第77-78页 |
·本章小结 | 第78-79页 |
第5章 基于搜索状态控制的测试生成算法 | 第79-86页 |
·基于搜索状态控制的算法 | 第79-82页 |
·基本概念 | 第79-80页 |
·相关定理 | 第80页 |
·算法描述 | 第80-82页 |
·应用实例与实验结果 | 第82-85页 |
·本章小结 | 第85-86页 |
第6章 可测性设计方法 | 第86-109页 |
·症候群可测性设计方法 | 第86-97页 |
·一元症候群测试法 | 第86-91页 |
·二元症候群测试法 | 第91-95页 |
·多元症候群测试法 | 第95-96页 |
·实验结果 | 第96-97页 |
·基于Reed-Muller模式的组合电路可测性设计方法 | 第97-102页 |
·基本原理 | 第97-98页 |
·Reed-Muller模式电路的故障检测与定位 | 第98-102页 |
·基于故障仿真确定最小故障测试集的方法 | 第102-107页 |
·本章小结 | 第107-109页 |
结论 | 第109-111页 |
附录1 | 第111-113页 |
附录2 | 第113-114页 |
参考文献 | 第114-122页 |
攻读学位期间发表的学术论文 | 第122-124页 |
致谢 | 第124页 |