针对数字集成电路抗辐射加固结构的研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-24页 |
| 1.1 研究背景 | 第15-18页 |
| 1.2 研究现状及意义 | 第18-21页 |
| 1.2.1 研究现状 | 第18-20页 |
| 1.2.2 研究意义 | 第20-21页 |
| 1.3 课题来源 | 第21页 |
| 1.4 本课题主要研究内容 | 第21-22页 |
| 1.5 论文组织结构 | 第22-24页 |
| 第二章 相关背景知识介绍 | 第24-33页 |
| 2.1 辐射环境 | 第24-27页 |
| 2.1.1 空间辐射环境 | 第24-26页 |
| 2.1.2 大气辐射环境 | 第26-27页 |
| 2.1.3 人造辐射 | 第27页 |
| 2.2 辐射效应 | 第27-31页 |
| 2.2.1 单粒子效应 | 第28-29页 |
| 2.2.2 单粒子效应模型 | 第29-31页 |
| 2.3 EDA仿真工具 | 第31-32页 |
| 2.3.1 HSPICE | 第31-32页 |
| 2.3.2 蒙特卡洛仿真 | 第32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 容软错误锁存器结构分析 | 第33-43页 |
| 3.1 SET和SEU | 第33-35页 |
| 3.2 标准静态锁存器 | 第35-36页 |
| 3.3 经典的抗辐射电路加固结构 | 第36-42页 |
| 3.3.1 容忍SEU锁存器 | 第36-40页 |
| 3.3.2 容忍SET/SEU锁存器 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 本文所提出的锁存器 | 第43-60页 |
| 4.1 HLTL锁存器 | 第43-54页 |
| 4.1.1 透明模式下的工作原理和容SET原理 | 第44页 |
| 4.1.2 锁存模式下的工作原理和容SEU原理 | 第44-45页 |
| 4.1.3 故障注入仿真 | 第45-48页 |
| 4.1.4 开销对比 | 第48-54页 |
| 4.2 DSH-CG锁存器 | 第54-59页 |
| 4.2.1 透明模式下的工作原理及对SET的防护 | 第55页 |
| 4.2.2 锁存模式下的工作原理及对SEU的防护 | 第55-56页 |
| 4.2.3 故障注入仿真 | 第56-59页 |
| 4.2.4 开销比较 | 第59页 |
| 4.3 本章小结 | 第59-60页 |
| 第五章 总结与展望 | 第60-62页 |
| 5.1 全文总结 | 第60-61页 |
| 5.2 进一步工作 | 第61-62页 |
| 参考文献 | 第62-67页 |
| 攻读硕士期间的学术活动及成果情况 | 第67页 |
