首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--半导体集成电路(固体电路)论文--双极型论文--数字集成电路、逻辑集成电路论文

针对数字集成电路抗辐射加固结构的研究

致谢第7-8页
摘要第8-9页
ABSTRACT第9页
第一章 绪论第15-24页
    1.1 研究背景第15-18页
    1.2 研究现状及意义第18-21页
        1.2.1 研究现状第18-20页
        1.2.2 研究意义第20-21页
    1.3 课题来源第21页
    1.4 本课题主要研究内容第21-22页
    1.5 论文组织结构第22-24页
第二章 相关背景知识介绍第24-33页
    2.1 辐射环境第24-27页
        2.1.1 空间辐射环境第24-26页
        2.1.2 大气辐射环境第26-27页
        2.1.3 人造辐射第27页
    2.2 辐射效应第27-31页
        2.2.1 单粒子效应第28-29页
        2.2.2 单粒子效应模型第29-31页
    2.3 EDA仿真工具第31-32页
        2.3.1 HSPICE第31-32页
        2.3.2 蒙特卡洛仿真第32页
    2.4 本章小结第32-33页
第三章 容软错误锁存器结构分析第33-43页
    3.1 SET和SEU第33-35页
    3.2 标准静态锁存器第35-36页
    3.3 经典的抗辐射电路加固结构第36-42页
        3.3.1 容忍SEU锁存器第36-40页
        3.3.2 容忍SET/SEU锁存器第40-42页
    3.4 本章小结第42-43页
第四章 本文所提出的锁存器第43-60页
    4.1 HLTL锁存器第43-54页
        4.1.1 透明模式下的工作原理和容SET原理第44页
        4.1.2 锁存模式下的工作原理和容SEU原理第44-45页
        4.1.3 故障注入仿真第45-48页
        4.1.4 开销对比第48-54页
    4.2 DSH-CG锁存器第54-59页
        4.2.1 透明模式下的工作原理及对SET的防护第55页
        4.2.2 锁存模式下的工作原理及对SEU的防护第55-56页
        4.2.3 故障注入仿真第56-59页
        4.2.4 开销比较第59页
    4.3 本章小结第59-60页
第五章 总结与展望第60-62页
    5.1 全文总结第60-61页
    5.2 进一步工作第61-62页
参考文献第62-67页
攻读硕士期间的学术活动及成果情况第67页

论文共67页,点击 下载论文
上一篇:纳米工艺下CMOS集成电路抗辐射加固锁存器设计
下一篇:ZnO/Nb:SrTiO3(BaTiO3)异质结的电输运性质