摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-20页 |
1.1 背景介绍 | 第16-17页 |
1.2 国内外发展现状 | 第17-18页 |
1.2.1 VMM验证方法学 | 第17页 |
1.2.2 OVM验证方法学 | 第17页 |
1.2.3 UVM验证方法学 | 第17-18页 |
1.3 本文主要内容 | 第18页 |
1.4 本文组织结构 | 第18-20页 |
第二章 验证方法学简介 | 第20-30页 |
2.1 System Verilog简介 | 第20-21页 |
2.2 UVM验证环境的组成结构 | 第21-25页 |
2.2.1 数据项(transaction) | 第22页 |
2.2.2 序列发生器(sequencer)、序列产生器(sequence) | 第22-23页 |
2.2.3 驱动器(driver) | 第23页 |
2.2.4 监视器(monitor) | 第23页 |
2.2.5 代理(agent) | 第23-24页 |
2.2.6 环境类(environment) | 第24页 |
2.2.7 参考模型(reference model) | 第24页 |
2.2.8 记分板(scoreboard) | 第24-25页 |
2.2.9 顶层(top) | 第25页 |
2.3 UVM基本类 | 第25-26页 |
2.4 UVM的phase机制 | 第26页 |
2.5 UVM的config_db机制 | 第26-27页 |
2.6 UVM的Sequence机制 | 第27-28页 |
2.7 UVM的寄存器模型 | 第28-29页 |
2.8 本章小结 | 第29-30页 |
第三章 AXI互联接口 | 第30-44页 |
3.1 AXI协议简介 | 第30-38页 |
3.1.1 AXI总线产生的背景 | 第30页 |
3.1.2 AXI总线5个传输通道 | 第30-31页 |
3.1.3 AXI各通道信号列表 | 第31-33页 |
3.1.4 AXI总线读写操作流程 | 第33-34页 |
3.1.5 AXI设备与AXI interconnect | 第34-35页 |
3.1.6 通道握手过程 | 第35-36页 |
3.1.7 AXI总线读、写时序 | 第36-38页 |
3.2 AXI互联接口 | 第38-42页 |
3.2.1 AXI Interconnector模块简介 | 第38-39页 |
3.2.2 AXI Interconnector的整体结构 | 第39-42页 |
3.3 验证需求及策略 | 第42-43页 |
3.4 本章小结 | 第43-44页 |
第四章 基于UVM的AXI验证环境搭建 | 第44-64页 |
4.1 统一AXI模块和后续模块的验证环境结构 | 第44-49页 |
4.1.1 AXI Interconnector模块的UVM验证环境整体结构 | 第44-45页 |
4.1.2 基于AXI模块验证环境统一各模块的验证结构 | 第45-48页 |
4.1.3 封装验证环境和DUT | 第48-49页 |
4.2 AXI Interconnector验证环境中各个组件的实现 | 第49-61页 |
4.2.1 事务级数据包(transcation) | 第49-51页 |
4.2.2 主设备驱动器(master driver) | 第51-54页 |
4.2.3 主设备虚接口(master interface) | 第54页 |
4.2.4 主设备接口实现(master interface-imp) | 第54-55页 |
4.2.5 主设备监视器(master monitor) | 第55-57页 |
4.2.6 从设备驱动器(slave driver) | 第57-58页 |
4.2.7 从设备虚接口(slave interface) | 第58页 |
4.2.8 从设备接口实现(slave interface_imp) | 第58页 |
4.2.9 从设备监测器(slave monitor) | 第58页 |
4.2.10 序列(sequence)和序列生成器(sequencer) | 第58-59页 |
4.2.11 代理组件(agent) | 第59-60页 |
4.2.12 参考模型(ref_model) | 第60页 |
4.2.13 计分板(scoreboard) | 第60-61页 |
4.2.14 环境类组件(env) | 第61页 |
4.2.15 顶层测试(test) | 第61页 |
4.3 本章小结 | 第61-64页 |
第五章 仿真结果分析 | 第64-80页 |
5.1 Questasim简介 | 第64页 |
5.2 仿真验证 | 第64-66页 |
5.3 仿真log输出 | 第66-69页 |
5.4 仿真输出波形分析 | 第69-76页 |
5.4.1 AXI正常传输波形分析 | 第69-73页 |
5.4.2 AXI异常传输波形分析 | 第73-76页 |
5.5 AXI功能覆盖率 | 第76-78页 |
5.5.1 覆盖组covergroup | 第76-78页 |
5.5.2 AXI模块覆盖率报告 | 第78页 |
5.6 本章小结 | 第78-80页 |
第六章 总结与展望 | 第80-82页 |
6.1 总结 | 第80页 |
6.2 展望 | 第80-82页 |
附录A | 第82-88页 |
参考文献 | 第88-90页 |
致谢 | 第90-91页 |
作者简介 | 第91-92页 |