基于宽带接入网络芯片测试的多功能系统设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-13页 |
| ·论文的研究背景和意义 | 第10页 |
| ·芯片测试的发展趋势及研究现状 | 第10-12页 |
| ·论文的课题来源和研究内容 | 第12-13页 |
| 第二章 系统的总体架构设计 | 第13-18页 |
| ·传统系统硬件架构 | 第13-15页 |
| ·新型硬件系统架构设计 | 第15-17页 |
| ·本章小结 | 第17-18页 |
| 第三章 系统硬件电路设计与实现 | 第18-58页 |
| ·芯片验证底板硬件电路设计与实现 | 第18-38页 |
| ·CPU 小系统 | 第18-23页 |
| ·电源模块 | 第23-31页 |
| ·时钟模块 | 第31-33页 |
| ·并串行与串并行转换(SERDES)模块电路 | 第33-35页 |
| ·其它辅助模块 | 第35-38页 |
| ·多功能验证板硬件电路设计与实现 | 第38-54页 |
| ·CPU 小系统 | 第38-39页 |
| ·FPGA 模块 | 第39-40页 |
| ·CPLD 模块 | 第40-42页 |
| ·电源模块 | 第42-44页 |
| ·时钟模块 | 第44-49页 |
| ·物理层(PHY)芯片 | 第49-51页 |
| ·其它模块 | 第51-54页 |
| ·芯片验证底板和多功能验证板的 PCB 设计 | 第54-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 系统测试与验证 | 第58-71页 |
| ·系统硬件电路测试及结果 | 第58-61页 |
| ·网络芯片的媒介独立接口时序裕度测试 | 第61-66页 |
| ·MII 接口时序裕度测试 | 第61-62页 |
| ·S3MII 接口时序裕度测试 | 第62-63页 |
| ·GMII 接口时序裕度测试 | 第63-64页 |
| ·RGMII 接口时序裕度测试 | 第64-66页 |
| ·SERDES 模块测试 | 第66-70页 |
| ·SERDES 模块参考时钟相位跳变测试 | 第66-69页 |
| ·SERDES 模块参考时钟频率拉偏测试 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 总结与展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 答辩委员会对论文的评定意见 | 第76页 |
