| 第一章 绪论 | 第1-13页 |
| ·引言 | 第7页 |
| ·研究课题的来源及研究难点和研究内容 | 第7-10页 |
| ·课题的来源 | 第7-9页 |
| ·课题研究的要求 | 第9页 |
| ·课题研究的难点分析 | 第9-10页 |
| ·课题研究的内容 | 第10页 |
| ·无线数据传输检测系统发展及应用 | 第10-11页 |
| ·信道编码的发展及当前研究的热点 | 第11-13页 |
| 第二章 速度滑冰实时无线检测系统的总体设计 | 第13-23页 |
| ·检测系统的总体方案设计 | 第13-14页 |
| ·数据采集模块的设计 | 第14-18页 |
| ·系统软件部分设计 | 第18-23页 |
| 第三章 信道编码理论研究 | 第23-39页 |
| ·数字通信系统的通信模型 | 第23-24页 |
| ·差错控制编译码概述 | 第24-26页 |
| ·卷积码的编译原理 | 第26-32页 |
| ·卷积码的译码算法的比较分析 | 第32-36页 |
| ·viterbi 译码算法 | 第36-39页 |
| 第四章 viterbi 译码器设计方案 | 第39-52页 |
| ·viterbi 译码器的总体结构 | 第39-40页 |
| ·BMG 模块设计 | 第40-41页 |
| ·ACS 模块设计 | 第41-45页 |
| ·ACS 模块当前改进算法研究讨论以及本文方案的确定 | 第41-42页 |
| ·ACS 双蝶型运算的原理 | 第42-43页 |
| ·ACS 双蝶型结构的实现 | 第43-44页 |
| ·ACS 单元并行度的选择 | 第44-45页 |
| ·MMU 模块的设计 | 第45-47页 |
| ·路径度量存储的研究及本方案的确定 | 第45-46页 |
| ·路径度量存储模块的设计 | 第46-47页 |
| ·SMU 模块的设计 | 第47-52页 |
| ·幸存路径存储管理方法及本文方案确定 | 第47-48页 |
| ·寄存器交换法的原理与实现 | 第48-50页 |
| ·译码深度的选择 | 第50-52页 |
| 第五章 FPGA 高频电路板设计 | 第52-59页 |
| ·硬件实现方案的选择 | 第52页 |
| ·FPGA 简介 | 第52-53页 |
| ·HDL 语言简介 | 第53-55页 |
| ·FPGA 电路板的设计 | 第55-59页 |
| ·FPGA 的配置方案 | 第55-57页 |
| ·电源模块的设计 | 第57-59页 |
| 第六章 viterbi 译码器的FPGA 实现以及性能分析 | 第59-76页 |
| ·编解码方案的选择 | 第59页 |
| ·(2,1,7)卷级码的编码器 | 第59-61页 |
| ·编码器结构设计 | 第59-60页 |
| ·编码器模块的实现 | 第60-61页 |
| ·译码芯片总体方案设计 | 第61-64页 |
| ·译码芯片的组成与总体说明 | 第61页 |
| ·异步FIFO 模块的设计与实现 | 第61-63页 |
| ·译码电路整体设计 | 第63-64页 |
| ·译码器各模块的设计实现及验证结果 | 第64-72页 |
| ·viterbi 译码器的性能仿真和评价 | 第72-76页 |
| ·BCS 信道中性能分析 | 第73-74页 |
| ·AWGN 信道中性能分析 | 第74-76页 |
| 第七章 结论 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 摘要 | 第82-85页 |
| ABSTRACT | 第85-89页 |
| 致谢 | 第89页 |