| 第一章 绪论 | 第1-10页 |
| 1． 1 纳米技术的发展及其面临的问题 | 第7-8页 |
| 1． 2 SOI的发展现状 | 第8-9页 |
| 1． 3 本文的内容安排 | 第9-10页 |
| 第二章 SOI技术与SOI器件原理 | 第10-14页 |
| 2． 1 SOI技术概述 | 第10-12页 |
| 2． 2 SOI材料制备方法简介 | 第12-13页 |
| 2． 3 本章小结 | 第13-14页 |
| 第三章 缩小到纳米尺寸的CMOS器件面临的挑战 | 第14-26页 |
| 3． 1 器件尺寸缩小对工艺技术的挑战 | 第14-15页 |
| 3． 2 多晶硅耗尽效应 | 第15-17页 |
| 3． 3 栅介质 | 第17页 |
| 3． 4 量子效应的影响 | 第17-18页 |
| 3． 5 提高载流子迁移率 | 第18-19页 |
| 3． 6 源漏串联电阻 | 第19页 |
| 3． 7 杂质随机分布的影响 | 第19-21页 |
| 3． 8 阈值电压减小的限制 | 第21-25页 |
| 3． 9 本章小结 | 第25-26页 |
| 第四章 新型SOIMOSFET结构研究与进展 | 第26-36页 |
| 4． 1 多栅SOI MOSFET器件性能比较 | 第26-30页 |
| 4． 2 器件尺寸比较 | 第30-31页 |
| 4． 3 新型三栅SOIMOSFET结构 | 第31-33页 |
| 4． 4 用多晶硅提升源、漏区的UTB SOI器件 | 第33-35页 |
| 4． 5 本章小结 | 第35-36页 |
| 第五章 亚100nm全耗尽SOIMOSFET特性研究 | 第36-57页 |
| 5． 1 MEDICI简介 | 第36-40页 |
| 5． 2 亚100nm SOI MOSFET器件模拟的理论基础 | 第40-44页 |
| 5． 3 亚100nm SOI MOSFET阈值电压的模拟 | 第44-51页 |
| 5． 4 亚阈区斜率、开启/关断电流等性能的仿真 | 第51-55页 |
| 5． 5 器件结构参数的优化 | 第55-56页 |
| 5． 6 本章小结 | 第56-57页 |
| 结束语 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-65页 |
| 硕士在读期间公开发表的研究论文和参加的研究课题 | 第65页 |
