一个基于65nm工艺带隙基准源的设计及低功耗低温漂优化
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 课题研究背景 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-17页 |
| 1.2.1 带隙基准源的主要研究内容 | 第15-16页 |
| 1.2.2 带隙基准源的主要应用 | 第16-17页 |
| 1.3 课题研究的目的意义 | 第17-18页 |
| 1.4 本论文的内容以及结构 | 第18-19页 |
| 第二章 带隙基准源主要结构及分析 | 第19-29页 |
| 2.1 带隙基准源的主要性能指标 | 第19-20页 |
| 2.2 带隙基准源的原理及结构 | 第20-28页 |
| 2.2.1 带隙基准源的传统结构 | 第20-23页 |
| 2.2.2 纯晶体管型基准源结构 | 第23-25页 |
| 2.2.3 纯MOS管型基准源结构 | 第25-26页 |
| 2.2.4 基于电容型的基准源结构 | 第26-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 FT-SerDes中带隙基准源设计 | 第29-54页 |
| 3.1 FT-SerDes中带隙基准源的电路设计 | 第29-40页 |
| 3.1.1 带隙基准源低温漂设计 | 第29-30页 |
| 3.1.2 运算放大器设计 | 第30-34页 |
| 3.1.3 偏置电路设计 | 第34-36页 |
| 3.1.4 启动电路设计 | 第36-37页 |
| 3.1.5 整体电路设计 | 第37-40页 |
| 3.2 设计仿真 | 第40-46页 |
| 3.3 版图设计及后仿 | 第46-53页 |
| 3.3.1 版图简介 | 第46-49页 |
| 3.3.2 后仿 | 第49-53页 |
| 3.4 本章小结 | 第53-54页 |
| 第四章 带隙基准源的低功耗和低温漂技术优化 | 第54-75页 |
| 4.1 带隙基准源的功耗优化 | 第54-56页 |
| 4.1.1 带隙基准源功耗来源 | 第54-55页 |
| 4.1.2 带隙基准源低功耗优化 | 第55-56页 |
| 4.2 带隙基准源的温漂优化 | 第56页 |
| 4.3 功耗和温漂优化电路设计 | 第56-66页 |
| 4.3.1 低温漂优化 | 第56-59页 |
| 4.3.2 亚阈值运算放大器设计 | 第59-60页 |
| 4.3.3 采样保持电路设计 | 第60-63页 |
| 4.3.4 电路整体设计 | 第63-66页 |
| 4.4 设计仿真 | 第66-71页 |
| 4.5 版图设计及后仿 | 第71-74页 |
| 4.5.1 版图设计 | 第71-72页 |
| 4.5.2 后仿 | 第72-74页 |
| 4.6 本章小结 | 第74-75页 |
| 第五章 总结与展望 | 第75-77页 |
| 5.1 总结 | 第75-76页 |
| 5.2 展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
