40nm硅栅等离子体刻蚀工艺开发优化
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第12-22页 |
| 1.1 集成电路产业发展概述 | 第12-13页 |
| 1.2 半导体集成工艺介绍 | 第13-14页 |
| 1.3 等离子体工艺特性 | 第14-20页 |
| 1.4 栅模块工艺发展 | 第20页 |
| 1.5 研究现状及课题内容 | 第20-22页 |
| 第二章 40纳米栅工艺及设备 | 第22-29页 |
| 2.1 40纳米栅膜层结构及工艺特点 | 第22-25页 |
| 2.2 40纳米栅刻蚀设备 | 第25-27页 |
| 2.3 量测及分析设备 | 第27-29页 |
| 第三章 栅极形貌研究及改进 | 第29-42页 |
| 3.1 引言 | 第29页 |
| 3.2 栅形貌面临的挑战 | 第29-30页 |
| 3.3 解决思路和方法 | 第30-32页 |
| 3.4 实验结果与分析 | 第32-41页 |
| 3.5 总结 | 第41-42页 |
| 第四章 全间距CD的研究及改进 | 第42-48页 |
| 4.1 引言 | 第42页 |
| 4.2 CD负载效应面临的挑战 | 第42-43页 |
| 4.3 解决思路和方法 | 第43-44页 |
| 4.4 实验结果与讨论 | 第44-47页 |
| 4.5.总结 | 第47-48页 |
| 第五章 线宽粗糙度研究及改进 | 第48-57页 |
| 5.1 引言 | 第48-49页 |
| 5.2 栅线宽粗糙度面临的挑战 | 第49-50页 |
| 5.3 解决思路和方法 | 第50页 |
| 5.4 实验结果与分析 | 第50-56页 |
| 5.5 总结 | 第56-57页 |
| 第六章 栅极CD均匀性优化 | 第57-62页 |
| 6.1 引言 | 第57页 |
| 6.2 CD均匀性控制面临的挑战 | 第57-58页 |
| 6.3 解决思路和方法 | 第58-59页 |
| 6.4 实验结果与分析 | 第59-61页 |
| 6.5 总结 | 第61-62页 |
| 第七章 结束语 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 攻读硕士学位期间已发表或录用的论文 | 第68页 |
