| 摘要 | 第9-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第13-21页 |
| 1.1 课题研究背景及意义 | 第13-16页 |
| 1.1.1 研究背景 | 第13-15页 |
| 1.1.2 研究思路 | 第15-16页 |
| 1.1.3 研究意义 | 第16页 |
| 1.2 课题国内外研究现状 | 第16-18页 |
| 1.2.1 研究现状 | 第16-18页 |
| 1.2.2 国内研究差距 | 第18页 |
| 1.3 课题研究内容及创新点 | 第18-20页 |
| 1.3.1 研究内容 | 第18-19页 |
| 1.3.2 创新点 | 第19-20页 |
| 1.4 论文结构 | 第20-21页 |
| 第二章 密码服务安全模型及其实施架构 | 第21-39页 |
| 2.1 信息安全与密码服务 | 第21-22页 |
| 2.2 密码服务的定义及属性 | 第22-23页 |
| 2.3 三种典型安全模型及分析 | 第23-26页 |
| 2.3.1 通用数据安全架构模型 | 第23-24页 |
| 2.3.2 开放式安全端口模型 | 第24页 |
| 2.3.3 可信计算平台模型 | 第24-25页 |
| 2.3.4 典型安全模型分析与比较 | 第25-26页 |
| 2.4 密码服务安全模型的实施原则 | 第26-28页 |
| 2.5 密码服务的概念模型 | 第28-29页 |
| 2.5.1 概念模型的构建思路 | 第28-29页 |
| 2.5.2 概念模型描述 | 第29页 |
| 2.6 密码服务的功能模型 | 第29-33页 |
| 2.6.1 功能模型的构建思路 | 第29-30页 |
| 2.6.2 功能模型描述 | 第30-33页 |
| 2.7 密码服务的安全模型 | 第33-38页 |
| 2.7.1 安全模型的构建思路 | 第33-34页 |
| 2.7.2 安全模型的实施架构 | 第34-38页 |
| 2.8 本章小结 | 第38-39页 |
| 第三章 密码算法控制器和主处理器优化设计 | 第39-59页 |
| 3.1 研究依据概述 | 第39-40页 |
| 3.2 密码算法控制器内部结构 | 第40-41页 |
| 3.3 密码算法控制器关键环节优化 | 第41-49页 |
| 3.3.1 ETI-8052 时序优化设计 | 第41-44页 |
| 3.3.2 多密码算法 IP 核集成设计 | 第44-48页 |
| 3.3.3 多密码算法 IP 核控制程序设计 | 第48-49页 |
| 3.4 主处理器体系结构 | 第49-50页 |
| 3.5 主处理器关键环节优化 | 第50-58页 |
| 3.5.1 32 位乘法器优化设计 | 第50-54页 |
| 3.5.2 密码协处理器 IP 核集成设计 | 第54-57页 |
| 3.5.3 密码协处理器 IP 核控制程序设计 | 第57-58页 |
| 3.6 本章小结 | 第58-59页 |
| 第四章 一阶差分能量分析攻击及其防御设计 | 第59-77页 |
| 4.1 研究依据概述 | 第59-60页 |
| 4.2 差分能量分析原理与方法 | 第60-62页 |
| 4.2.1 基于汉明重量的能量模型 | 第60-61页 |
| 4.2.2 差分能量分析方法 | 第61-62页 |
| 4.3 针对掩码技术的差分能量分析攻击 | 第62-69页 |
| 4.3.1 DES-DPA 算法描述及安全性分析 | 第62-63页 |
| 4.3.2 对 DES-DPA 算法的攻击验证 | 第63-65页 |
| 4.3.3 改进 AES 算法描述及安全性分析 | 第65-66页 |
| 4.3.4 对改进 AES 算法的攻击验证 | 第66-69页 |
| 4.4 抗差分能量分析攻击的改进设计 | 第69-76页 |
| 4.4.1 抗差分能量分析攻击原理 | 第69页 |
| 4.4.2 掩码改进设计及安全性分析 | 第69-73页 |
| 4.4.3 密码算法控制器抗攻击改进设计 | 第73-76页 |
| 4.5 本章小结 | 第76-77页 |
| 第五章 密码 SoC 安全接入策略及接口模型设计 | 第77-97页 |
| 5.1 研究依据概述 | 第77-78页 |
| 5.2 USB 设备控制器 IP 核设计 | 第78-81页 |
| 5.2.1 收发器电路设计 | 第78-79页 |
| 5.2.2 接口引擎模块设计 | 第79-80页 |
| 5.2.3 协议层模块设计 | 第80-81页 |
| 5.2.4 端点控制器设计 | 第81页 |
| 5.3 USB 设备驱动程序设计 | 第81-83页 |
| 5.3.1 驱动程序框架 | 第81-82页 |
| 5.3.2 驱动与应用程序接口 | 第82-83页 |
| 5.3.3 驱动与硬件设备接口 | 第83页 |
| 5.4 USB 设备安全接入模型设计 | 第83-85页 |
| 5.5 基于单机终端的安全接入策略设计 | 第85-88页 |
| 5.5.1 基于单机终端的认证与密钥协商协议 | 第85-86页 |
| 5.5.2 SUAKA 协议的形式化分析 | 第86页 |
| 5.5.3 SUAKA 协议的安全性及效率分析 | 第86-87页 |
| 5.5.4 主机终端私钥保护措施 | 第87-88页 |
| 5.6 基于内网终端的安全接入策略设计 | 第88-95页 |
| 5.6.1 基于内网终端的认证与密钥协商协议 | 第88-90页 |
| 5.6.2 IUAKA 协议的形式化分析 | 第90-93页 |
| 5.6.3 IUAKA 协议的安全性及效率分析 | 第93-94页 |
| 5.6.4 企业内网的安全改造方案 | 第94-95页 |
| 5.7 安全 USB 接口及其驱动程序设计 | 第95-96页 |
| 5.8 本章小结 | 第96-97页 |
| 第六章 存储保护电路及文件访问控制机制设计 | 第97-115页 |
| 6.1 研究依据概述 | 第97-98页 |
| 6.2 存储保护电路设计方案 | 第98-104页 |
| 6.2.1 存储器容量分析 | 第98页 |
| 6.2.2 存储数据安全级别划分 | 第98-99页 |
| 6.2.3 存储器读写保护电路设计 | 第99-102页 |
| 6.2.4 保护粒度细化设计 | 第102-104页 |
| 6.3 存储器完整性保护方案 | 第104-107页 |
| 6.3.1 存储器完整性威胁模型 | 第104-105页 |
| 6.3.2 存储器完整性保护电路设计 | 第105-106页 |
| 6.3.3 方案安全性及代价分析 | 第106-107页 |
| 6.4 文件系统的访问控制机制 | 第107-114页 |
| 6.4.1 相关技术背景 | 第107-108页 |
| 6.4.2 文件访问控制机制设计 | 第108-110页 |
| 6.4.3 口令/密钥安全存储设计 | 第110-113页 |
| 6.4.4 密码算法安全管理设计 | 第113-114页 |
| 6.5 本章小结 | 第114-115页 |
| 第七章 基于密码 SoC 的密码服务系统设计 | 第115-137页 |
| 7.1 研究依据概述 | 第115-116页 |
| 7.2 密码服务系统架构设计 | 第116-117页 |
| 7.3 密码消息常量定义 | 第117-118页 |
| 7.4 密码算法接口设计 | 第118-125页 |
| 7.4.1 分组算法接口设计 | 第118-120页 |
| 7.4.2 公钥算法接口设计 | 第120-122页 |
| 7.4.3 杂凑算法接口设计 | 第122-123页 |
| 7.4.4 消息认证算法接口设计 | 第123-125页 |
| 7.5 密码算法设置接口设计 | 第125-128页 |
| 7.5.1 分组算法设置接口设计 | 第125-126页 |
| 7.5.2 公钥算法设置接口设计 | 第126-127页 |
| 7.5.3 杂凑算法设置接口设计 | 第127-128页 |
| 7.6 安全环境设计 | 第128-131页 |
| 7.6.1 安全环境分量设计 | 第128-129页 |
| 7.6.2 功能算法结构设计 | 第129-131页 |
| 7.7 适合 ECDSA 的新七元联合稀疏型 | 第131-136页 |
| 7.7.1 新七元联合稀疏型的定义 | 第132-133页 |
| 7.7.2 新七元联合稀疏型表示算法 | 第133-134页 |
| 7.7.3 新七元联合稀疏型的有效性 | 第134-136页 |
| 7.8 本章小结 | 第136-137页 |
| 第八章 基于 FPGA 原型平台的密码 SoC 功能性验证 | 第137-158页 |
| 8.1 密码 SoC 的 FPGA 实现 | 第137-138页 |
| 8.2 FPGA 验证平台设计与制板 | 第138-139页 |
| 8.2.1 FPGA 验证平台设计原理 | 第138页 |
| 8.2.2 FPGA 验证平台 PCB 制板 | 第138-139页 |
| 8.3 密码算法控制器功能性验证 | 第139-143页 |
| 8.3.1 密码算法控制器验证系统组成 | 第139-140页 |
| 8.3.2 密码算法控制器验证实现 | 第140-143页 |
| 8.4 主处理器功能性验证 | 第143-146页 |
| 8.4.1 主处理器验证系统组成 | 第143页 |
| 8.4.2 32 位乘法器验证实现 | 第143-144页 |
| 8.4.3 主处理器验证实现 | 第144-146页 |
| 8.5 安全 USB 接口功能性验证 | 第146-149页 |
| 8.5.1 安全 USB 接口验证系统组成 | 第146-147页 |
| 8.5.2 安全 USB 接口验证实现 | 第147-149页 |
| 8.6 存储保护电路功能性验证 | 第149-151页 |
| 8.6.1 存储保护电路验证系统组成 | 第149页 |
| 8.6.2 存储保护电路验证实现 | 第149-151页 |
| 8.7 密码服务系统功能性验证 | 第151-157页 |
| 8.7.1 密码服务系统验证系统组成 | 第151-152页 |
| 8.7.2 密码服务系统命令实现 | 第152-154页 |
| 8.7.3 密码服务系统验证实现 | 第154-157页 |
| 8.8 本章小结 | 第157-158页 |
| 第九章 基于通用可组合理论的密码 SoC 安全性分析 | 第158-171页 |
| 9.1 通用可组合理论基础 | 第158-161页 |
| 9.1.1 图灵机与不可区分性 | 第159页 |
| 9.1.2 通用可组合安全框架 | 第159-161页 |
| 9.1.3 安全定理应用和推广 | 第161页 |
| 9.2 密码 SoC 安全假设与威胁模型 | 第161-163页 |
| 9.2.1 密码 SoC 安全假设 | 第161-163页 |
| 9.2.2 密码 SoC 威胁模型 | 第163页 |
| 9.3 密码 SoC 安全性分析 | 第163-170页 |
| 9.3.1 ( FC PWS , FO thers)-混合模型下密码算法模块的 UC 安全 | 第163-164页 |
| 9.3.2 ( FC PWS , FO thers)-混合模型下安全 USB 接口的 UC 安全 | 第164-167页 |
| 9.3.3 FC PSS-混合模型下内部总线的 UC 安全 | 第167-168页 |
| 9.3.4 FC PSS-混合模型下 SRAM 的 UC 安全 | 第168页 |
| 9.3.5 现实模型下 Flash 的 UC 安全 | 第168-170页 |
| 9.4 本章小结 | 第170-171页 |
| 第十章 总结与展望 | 第171-174页 |
| 10.1 工作总结 | 第171-173页 |
| 10.2 下一步展望 | 第173-174页 |
| 参考文献 | 第174-179页 |
| 附录 执行安全操作（PSO）命令响应报文 | 第179-181页 |
| 作者简历 攻读博士学位期间完成的主要工作 | 第181-183页 |
| 致谢 | 第183页 |
