| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| CHAPTER 1 INTRODUCTION | 第11-13页 |
| 1.1 APPLICATION | 第11页 |
| 1.2 BACKGROUND | 第11-13页 |
| CHAPTER 2 RELATED WORK | 第13-24页 |
| 2.1 Architecture of other researchers | 第13-17页 |
| 2.1.1 Bandgap Voltage Reference Circuit by Widlar | 第13-14页 |
| 2.1.2 Bandgap Voltage Reference Circuit by Neuteboom | 第14-15页 |
| 2.1.3 Bandgap Voltage Reference Circuit by Banba | 第15-16页 |
| 2.1.4 Bandgap Voltage Reference Circuit by Malcovati | 第16-17页 |
| 2.2 Reduction of Bandgap Reference Power supply | 第17-23页 |
| 2.2.1 Resistive divider networks | 第17-19页 |
| 2.2.2 Current summing and a voltage summing circuits | 第19页 |
| 2.2.3 Transimpedance amplifier | 第19-20页 |
| 2.2.4 Dynamic Threshold MOS (DTMOS) | 第20-21页 |
| 2.2.5 Depletion transistors | 第21-22页 |
| 2.2.6 Threshold voltage based circuit | 第22-23页 |
| 2.3 Summary | 第23-24页 |
| CHAPTER 3 BANDGAP REFERENCE DESIGN | 第24-36页 |
| 3.1 Proposed Bandgap Reference Circuit | 第24-25页 |
| 3.2 Circuit architecture and implementation | 第25-32页 |
| 3.2.1 Design of the amplifier | 第25-27页 |
| 3.2.2 General Principal of bandgap voltage reference circuit | 第27-28页 |
| 3.2.3 Bandgap core circuit design | 第28-32页 |
| 3.3 Design challenges of sub1V CMOS bandgap references | 第32-35页 |
| 3.3.1 Operational amplifier offset | 第32-34页 |
| 3.3.2 Current mirror mismatch | 第34页 |
| 3.3.3 Resistor mismatch and resistor tolerance | 第34-35页 |
| 3.3.4 Transistor mismatch | 第35页 |
| 3.3.5 Package induced offset | 第35页 |
| 3.4 Summary | 第35-36页 |
| CHAPTER 4 SIMULATION RESULTS | 第36-39页 |
| 4.1 Temperature Coefficient and line regulation | 第36-37页 |
| 4.2 Phase margin | 第37-38页 |
| 4.3 Summary | 第38-39页 |
| CONCLUSION | 第39-40页 |
| CHALLENGES | 第40-41页 |
| REFERENCES | 第41-46页 |
| ACKNOWLEDGEMENTS | 第46页 |
