| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题背景及课题意义 | 第15-16页 |
| 1.2 国内外相关领域的研究进展 | 第16-17页 |
| 1.3 论文研究内容 | 第17-18页 |
| 1.3.1 功耗估计技术 | 第17-18页 |
| 1.3.2 基于芯片真实应用场景的空闲模块分析 | 第18页 |
| 1.3.3 基于时钟门控技术的功耗优化 | 第18页 |
| 1.4 论文内容 | 第18-19页 |
| 第二章 集成电路低功耗设计 | 第19-41页 |
| 2.1 芯片功耗的基本原理和降低芯片功耗的相关因素 | 第19-24页 |
| 2.1.1 动态功耗 | 第19-21页 |
| 2.1.2 静态功耗 | 第21-22页 |
| 2.1.3 降低静态功耗的相关因素 | 第22-23页 |
| 2.1.4 降低开关功耗的相关因素 | 第23页 |
| 2.1.5 降低短路功耗的相关因素 | 第23-24页 |
| 2.2 针对翻转因子对芯片功耗优化在不同设计层级的应用 | 第24-30页 |
| 2.2.1 系统结构级功耗优化技术 | 第24-28页 |
| 2.2.2 RTL功耗优化技术 | 第28-29页 |
| 2.2.3 门级（Gate level）功耗优化分析 | 第29-30页 |
| 2.3 功耗估计 | 第30-41页 |
| 2.3.1 功耗动态估计基本原理 | 第31-32页 |
| 2.3.2 RTL级功耗动态估计的方法 | 第32-34页 |
| 2.3.3 功耗分析的实际应用 | 第34-41页 |
| 第三章 时钟门控技术在芯片低功耗设计中的应用 | 第41-53页 |
| 3.1 概述 | 第41页 |
| 3.2 时钟门控分类 | 第41-46页 |
| 3.2.1 无锁存器时钟门控 | 第41-43页 |
| 3.2.2 基于锁存器的时钟门控 | 第43-44页 |
| 3.2.3 基于寄存器的时钟门控 | 第44页 |
| 3.2.4 自使能时钟门控 | 第44-46页 |
| 3.3 时钟门控技术在芯片设计的不同层级的应用 | 第46-50页 |
| 3.3.1 时钟门控技术在系统级的应用 | 第46-47页 |
| 3.3.2 时钟门控技术在模块级的应用 | 第47-48页 |
| 3.3.3 时钟门控技术在寄存器级的应用 | 第48-50页 |
| 3.4 时钟门控技术在芯片设计的不同层级的应用 | 第50-51页 |
| 3.5 本章小节 | 第51-53页 |
| 第四章 基于时钟门控技术对芯片功耗的优化 | 第53-87页 |
| 4.1 概述 | 第53页 |
| 4.2 芯片功耗与功能状态的关系 | 第53-58页 |
| 4.2.1 芯片功耗与功能状态的关系分析 | 第53-55页 |
| 4.2.2 基于芯片功能状态的功耗优化 | 第55-56页 |
| 4.2.3 真实芯片中与功耗相关功能状态的选取 | 第56-57页 |
| 4.2.4 功耗状态权重的选取以及计算 | 第57-58页 |
| 4.3 基于单个时钟门控和寄存器组信号翻转率的功耗优化关系分析 | 第58-68页 |
| 4.3.1 单比特寄存器的功耗分析 | 第58-60页 |
| 4.3.2 时钟门控逻辑的功耗分析 | 第60-63页 |
| 4.3.3 或门与抑或门的功耗分析 | 第63页 |
| 4.3.4 寄存器功耗最优化分析 | 第63-68页 |
| 4.4 芯片中寄存器端口的翻转率分析 | 第68-78页 |
| 4.4.1 RTL阶段内存控制模块内寄存器翻转率的获取 | 第68-70页 |
| 4.4.2 内存控制模块不同功能状态下工作时间的分析 | 第70-71页 |
| 4.4.3 基于信号翻转率对芯片内寄存器的功耗最优化算法实现 | 第71-78页 |
| 4.5 基于优化之后信号翻转率信息进行时钟门控插入 | 第78-85页 |
| 4.6 本章小结 | 第85-87页 |
| 第五章 总结与展望 | 第87-89页 |
| 参考文献 | 第89-93页 |
| 致谢 | 第93-95页 |
| 作者简介 | 第95-96页 |
