高速数字电路设计中电源噪声抑制的研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 课题研究背景 | 第15-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.3 本文的主要工作及各章节安排 | 第19-21页 |
| 第二章 高速数字电路设计基础 | 第21-37页 |
| 2.1 高速数字信号的描述 | 第21-23页 |
| 2.2 传输线理论 | 第23-26页 |
| 2.2.1 传输线理论基础与特征阻抗 | 第23-25页 |
| 2.2.2 无损耗传输线模型 | 第25-26页 |
| 2.3 噪声分析及解决方法 | 第26-36页 |
| 2.3.1 传输线的反射 | 第27-29页 |
| 2.3.2 阻抗匹配 | 第29-31页 |
| 2.3.3 传输线与串扰 | 第31-36页 |
| 2.3.4 降低串扰噪声的方法 | 第36页 |
| 2.4 本章小结 | 第36-37页 |
| 第三章 电源分配网络基础及电源噪声分析 | 第37-63页 |
| 3.1 电源分配网络的构成 | 第37-48页 |
| 3.1.1 VRM模块 | 第38-41页 |
| 3.1.2 去耦电容特性 | 第41-47页 |
| 3.1.3 电源/地平面 | 第47-48页 |
| 3.2 电源分配网络的电源噪声 | 第48-52页 |
| 3.2.1 电源分配网络直流压降 | 第50页 |
| 3.2.2 电源分配网络交流噪声 | 第50-52页 |
| 3.3 同时开关噪声 | 第52-56页 |
| 3.3.1 芯片内部开关噪声 | 第53-55页 |
| 3.3.2 芯片外部开关噪声 | 第55-56页 |
| 3.4 SSN抑制方法 | 第56-61页 |
| 3.4.1 多级电容法 | 第57-58页 |
| 3.4.2 电源岛及电源平面分割 | 第58-59页 |
| 3.4.3 EBG结构 | 第59-61页 |
| 3.5 本章小结 | 第61-63页 |
| 第四章 新型分区域内嵌式EBG结构 | 第63-79页 |
| 4.1 内嵌式平面EBG结构方法的分析设计 | 第63-69页 |
| 4.1.1 内嵌式EBG结构的方法设计 | 第63-65页 |
| 4.1.2 仿真和实测结果 | 第65-69页 |
| 4.2 等效电路模型分析 | 第69-74页 |
| 4.2.1 等效电路图 | 第69-72页 |
| 4.2.2 上边频和下边频的估算 | 第72-73页 |
| 4.2.3 IR-DROP分析 | 第73-74页 |
| 4.3 新结构的信号完整性分析 | 第74-77页 |
| 4.4 本章小结 | 第77-79页 |
| 第五章 总结与展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-88页 |
