| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 选题背景和意义 | 第10-12页 |
| 1.2 国内外研究现状及发展趋势 | 第12-15页 |
| 1.2.1 国外研究现状 | 第12页 |
| 1.2.2 国内研究现状 | 第12-14页 |
| 1.2.3 发展趋势 | 第14-15页 |
| 1.3 论文主要工作及章节安排 | 第15-16页 |
| 第2章 SoC功能验证技术 | 第16-24页 |
| 2.1 功能验证 | 第16页 |
| 2.2 常用的验证技术 | 第16-21页 |
| 2.2.1 静态验证技术 | 第17-18页 |
| 2.2.2 动态验证技术 | 第18-21页 |
| 2.3 功能验证内容 | 第21-22页 |
| 2.3.1 模块/IP核级验证 | 第21-22页 |
| 2.3.2 系统级验证 | 第22页 |
| 2.3.3 FPGA验证 | 第22页 |
| 2.4 本章小结 | 第22-24页 |
| 第3章 SystemVerilog及VMM验证方法学 | 第24-36页 |
| 3.1 SystemVerilog语言简介 | 第24-25页 |
| 3.2 SystemVerilog验证语言特点 | 第25-30页 |
| 3.2.1 可约束的随机测试 | 第25-26页 |
| 3.2.2 覆盖率 | 第26-28页 |
| 3.2.3 断言 | 第28-30页 |
| 3.2.4 自检机制 | 第30页 |
| 3.3 VMM验证方法学简介 | 第30-35页 |
| 3.3.1 传统Testbench结构 | 第30-31页 |
| 3.3.2 VMM分层验证平台结构 | 第31-33页 |
| 3.3.3 VMM标准库 | 第33-35页 |
| 3.4 本章小结 | 第35-36页 |
| 第4章 验证规划与验证环境实现 | 第36-55页 |
| 4.1 待测芯片 | 第36-41页 |
| 4.1.1 SPI接口 | 第37-38页 |
| 4.1.2 FIFO存取 | 第38-39页 |
| 4.1.3 数据包格式 | 第39-40页 |
| 4.1.4 频率合成器 | 第40-41页 |
| 4.2 芯片验证规划 | 第41-44页 |
| 4.2.1 验证方案分析 | 第41-42页 |
| 4.2.2 验证特性分解 | 第42-43页 |
| 4.2.3 功能覆盖率建模 | 第43-44页 |
| 4.3 芯片验证流程 | 第44-45页 |
| 4.3.1 传统验证流程的缺陷 | 第44-45页 |
| 4.3.2 基于VMM验证流程 | 第45页 |
| 4.4 验证环境组件设计实现 | 第45-54页 |
| 4.4.1 数据包（Packet） | 第47-49页 |
| 4.4.2 接口（Interface） | 第49页 |
| 4.4.3 总线功能模型（BFM） | 第49-50页 |
| 4.4.4 驱动器（Driver） | 第50-51页 |
| 4.4.5 监视器（Monitor） | 第51-52页 |
| 4.4.6 记分板（Scoreboard） | 第52-53页 |
| 4.4.7 验证顶层 | 第53页 |
| 4.4.8 断言（Assertion） | 第53-54页 |
| 4.4.9 覆盖率机制 | 第54页 |
| 4.5 本章小结 | 第54-55页 |
| 第5章 验证运行与仿真结果分析 | 第55-63页 |
| 5.1 仿真工具及验证的运行 | 第55-56页 |
| 5.2 验证环境运行结果 | 第56-57页 |
| 5.3 代码覆盖率及结果分析 | 第57-58页 |
| 5.4 功能覆盖率及结果分析 | 第58-60页 |
| 5.5 断言覆盖率及结果分析 | 第60-61页 |
| 5.6 与传统验证对比分析 | 第61-62页 |
| 5.7 本章小结 | 第62-63页 |
| 总结与展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-70页 |
| 附录 A ：硕士研究生在读期间发表的论文 | 第70页 |