| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| Acknowledgement | 第8-11页 |
| Nomenclature | 第11-14页 |
| Chapter 1 Introduction | 第14-20页 |
| 1.1 Background | 第14-15页 |
| 1.2 Test power due to scan design | 第15-17页 |
| 1.3 Motivations and objectives | 第17-18页 |
| 1.4 Organization of the dissertation | 第18-20页 |
| Chapter 2 Literature review | 第20-26页 |
| 2.1 Some methods of test power optimization | 第20-21页 |
| 2.2 Scan path organization | 第21-24页 |
| 2.2.1 Scan path segmentation | 第21页 |
| 2.2.2 Scan tree design | 第21页 |
| 2.2.3 Scan cell ordering | 第21-22页 |
| 2.2.4 Inserting extra logic | 第22-24页 |
| 2.3 Summaries | 第24-26页 |
| Chapter 3 Test power optimization method by insertion of linear function | 第26-37页 |
| 3.1 Preliminary work | 第26-29页 |
| 3.2 Proposed optimization method | 第29-32页 |
| 3.2.1 Computation of transitions by insertion of inverters | 第29-30页 |
| 3.2.2 Computation of transitions by insertion of XOR/XNOR gate | 第30-31页 |
| 3.2.3 Computation of total transitions | 第31-32页 |
| 3.2.4 Adaptation of test data | 第32页 |
| 3.3 Experimental results | 第32-35页 |
| 3.4 Summary | 第35-37页 |
| Chapter 4 Optimization of test power based on blocking logic | 第37-48页 |
| 4.1 Preliminary work on transmission gate | 第37-38页 |
| 4.2 The proposed optimization method | 第38-40页 |
| 4.3 Experimental results | 第40-44页 |
| 4.4 Extended work on blocking logic with power gating structure | 第44-47页 |
| 4.5 Summary | 第47-48页 |
| Chapter 5 Conclusions | 第48-50页 |
| 5.1 Conclusions | 第48-49页 |
| 5.2 Future work | 第49-50页 |
| References | 第50-55页 |
| Author’s Publications | 第55-56页 |
