集成处理器仿真平台SOPC系统可测性方法研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·课题来源及研究的目的和意义 | 第8-9页 |
| ·SOPC 系统可测性方法概述 | 第9-13页 |
| ·SOPC 系统测试 | 第9-10页 |
| ·SoC 系统测试 | 第10-13页 |
| ·本文的研究内容与结构 | 第13-15页 |
| 第2章 SOPC 系统测试结构 | 第15-49页 |
| ·SOPC 与SoC 系统测试 | 第15-16页 |
| ·SOPC 系统测试结构 | 第16-17页 |
| ·IEEE 1500 标准测试封装 | 第17-21页 |
| ·扫描链平衡算法 | 第21-35页 |
| ·IP 核测试时间 | 第21-23页 |
| ·IP 核分类 | 第23-24页 |
| ·什么是扫描链平衡 | 第24-27页 |
| ·数学模型 | 第27-28页 |
| ·启发式算法 | 第28-30页 |
| ·仿真实验 | 第30-35页 |
| ·测试访问机制 | 第35-37页 |
| ·测试调度算法 | 第37-48页 |
| ·问题的引出 | 第37-39页 |
| ·数学模型 | 第39-41页 |
| ·基于矩形装箱的测试调度算法 | 第41-46页 |
| ·仿真实验 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第3章 集成处理器仿真平台可测性设计 | 第49-63页 |
| ·集成处理器仿真平台SOPC 系统介绍 | 第49-50页 |
| ·IP 核可测性条件 | 第50-51页 |
| ·SOPC 系统可测性设计实现 | 第51-60页 |
| ·IP 核测试封装 | 第52-55页 |
| ·交互式异步通行约定 | 第55-56页 |
| ·控制单元 | 第56-59页 |
| ·集成处理器仿真平台测试模型 | 第59页 |
| ·测试脚本 | 第59-60页 |
| ·ModelSim 仿真实验 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第4章 集成处理器仿真平台可测性验证 | 第63-72页 |
| ·可测性验证原理 | 第63-65页 |
| ·功能验证 | 第65-66页 |
| ·无故障状态测试 | 第66-67页 |
| ·故障注入及检测 | 第67-71页 |
| ·故障模型 | 第67页 |
| ·故障注入模型 | 第67-68页 |
| ·HDLC 故障注入及检测 | 第68-69页 |
| ·FDJ 故障注入及检测 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 结论 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 攻读学位期间发表的论文 | 第77-79页 |
| 致谢 | 第79页 |
