测试数据编码压缩技术的研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-18页 |
| ·研究的目的和意义 | 第11-12页 |
| ·SoC的测试的研究现状 | 第12-16页 |
| ·SoC测试背景 | 第12-14页 |
| ·SoC测试现状 | 第14-15页 |
| ·SoC测试中面临的问题 | 第15-16页 |
| ·论文的内容安排 | 第16-18页 |
| 第2章 SoC的测试技术 | 第18-34页 |
| ·SoC测试分类 | 第18-19页 |
| ·SoC测试特性 | 第19-20页 |
| ·系统芯片SoC和IP核基本概念 | 第20-25页 |
| ·系统芯片SoC | 第20-21页 |
| ·IP核简介 | 第21-23页 |
| ·测试源和测试收集器 | 第23页 |
| ·测试访问机制 | 第23-24页 |
| ·测试壳 | 第24-25页 |
| ·SoC测试数据压缩技术的基本要求和分类 | 第25-28页 |
| ·SoC测试标准 | 第28-31页 |
| ·IEEE P1500 | 第28-29页 |
| ·IEEE P1149标准 | 第29-30页 |
| ·IEEE P1450 | 第30-31页 |
| ·可测性设计 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第3章 SoC测试数据的压缩技术 | 第34-47页 |
| ·测试压缩中的编码设计 | 第35页 |
| ·测试数据编码压缩技术 | 第35-36页 |
| ·基于统计编码的压缩方法 | 第36-37页 |
| ·基于游程的编码压缩技术 | 第37-43页 |
| ·Run-length编码 | 第37-38页 |
| ·Golomb编码 | 第38-39页 |
| ·FDR编码 | 第39-40页 |
| ·Variable-Tail编码 | 第40-41页 |
| ·交替游程编码 | 第41-42页 |
| ·交替与连续长度码 | 第42-43页 |
| ·任意向量之间进行折叠跳转的数据压缩方法 | 第43-44页 |
| ·编码前缀映射的压缩方法 | 第44-46页 |
| ·编码前缀映射的压缩方法的理论 | 第44-46页 |
| ·生成新的压缩编码 | 第46页 |
| ·前缀压缩解压缩算法与解压缩电路的设计 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第4章 长游程编码的二次编码压缩方法 | 第47-62页 |
| ·预处理 | 第48-53页 |
| ·对无关位进行处理和相容测试向量的合并 | 第48-50页 |
| ·测试向量进行排序 | 第50-52页 |
| ·向量的差分变换 | 第52-53页 |
| ·一次编码 | 第53-54页 |
| ·长游程编码进行二次编码的压缩方法 | 第54页 |
| ·编码实例 | 第54-55页 |
| ·解压缩算法与解压缩电路的设计 | 第55-58页 |
| ·长游程二次编码的解压缩算法 | 第55-57页 |
| ·游程编码的解码器电路 | 第57-58页 |
| ·理论分析 | 第58-60页 |
| ·测试时间分析 | 第58-59页 |
| ·测试功耗分析 | 第59-60页 |
| ·测试向量压缩率的分析 | 第60页 |
| ·实验结果 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士期间发表的论文及科研情况 | 第68-69页 |
| 致谢 | 第69页 |
