| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 引言 | 第8-12页 |
| ·选题背景及意义 | 第8-10页 |
| ·论文研究内容 | 第10页 |
| ·论文组织结构 | 第10-12页 |
| 第二章 锁相环基本理论 | 第12-27页 |
| ·锁相环分类 | 第12页 |
| ·锁相环应用 | 第12-15页 |
| ·抑制数字系统中的时钟偏斜（Clock Skew Restraint） | 第13页 |
| ·频率合成器（Frequency Synthesizer） | 第13-14页 |
| ·时钟数据恢复（Clock Data Recovery） | 第14页 |
| ·时钟发生器（Clock Generator） | 第14-15页 |
| ·锁相环工作原理 | 第15页 |
| ·锁相环相关概念 | 第15-17页 |
| ·捕获范围 | 第15-16页 |
| ·失谐 | 第16页 |
| ·锁定范围 | 第16页 |
| ·错误锁定 | 第16-17页 |
| ·锁相环模型 | 第17-20页 |
| ·锁相环动态特性 | 第20-21页 |
| ·锁相环噪声理论 | 第21-27页 |
| ·锁相环噪声 | 第21页 |
| ·毛刺和相位噪声 | 第21-22页 |
| ·锁相环噪声分析 | 第22-27页 |
| 第三章 锁相环系统级设计 | 第27-33页 |
| ·锁相环设计流程 | 第27-28页 |
| ·系统描述及参数设定 | 第28-29页 |
| ·系统级模型建立及仿真 | 第29-33页 |
| ·系统级设计 | 第29页 |
| ·VerilogA 行为级模型 | 第29-31页 |
| ·Matlab 模型 | 第31-33页 |
| 第四章 锁相环电路设计与仿真 | 第33-67页 |
| ·鉴频鉴相器（PFD）的设计 | 第33-39页 |
| ·PFD工作原理 | 第33-35页 |
| ·PFD非理想效应 | 第35-37页 |
| ·PFD 设计要求 | 第37页 |
| ·PFD 电路设计 | 第37-38页 |
| ·PFD 电路仿真 | 第38-39页 |
| ·电荷泵（CP）的设计 | 第39-47页 |
| ·CP工作原理 | 第39-40页 |
| ·CP非理想效应 | 第40-43页 |
| ·CP电路设计 | 第43-46页 |
| ·CP电路仿真 | 第46-47页 |
| ·低通滤波器（LPF）的设计 | 第47-50页 |
| ·压控振荡器（VCO）的设计 | 第50-60页 |
| ·振荡器基本原理 | 第50页 |
| ·压控振荡器（VCO） | 第50-52页 |
| ·VCO相关参数 | 第52-53页 |
| ·环型振荡器（Ring Oscillator） | 第53-54页 |
| ·环型压控振荡器电路设计（Ring VCO） | 第54-58页 |
| ·环型压控振荡器电路仿真 | 第58-60页 |
| ·分频器（Divider）的设计 | 第60-63页 |
| ·电压源设计 | 第63-64页 |
| ·锁相环系统仿真 | 第64-67页 |
| 第五章 锁相环版图设计与流片测试 | 第67-74页 |
| ·锁相环版图设计 | 第67-70页 |
| ·后端设计 | 第67页 |
| ·锁相环版图考虑 | 第67-68页 |
| ·锁相环版图设计 | 第68-70页 |
| ·锁相环芯片测试 | 第70-74页 |
| ·锁相环流片及测试板制作 | 第70-71页 |
| ·锁相环芯片测试 | 第71-74页 |
| 第六章 锁相环系统性能优化 | 第74-82页 |
| ·VCO结构的改进 | 第74-78页 |
| ·VCO性能优化技术 | 第74-75页 |
| ·VCO延时单元结构设计 | 第75-76页 |
| ·VCO电路仿真 | 第76-78页 |
| ·系统环路带宽对噪声特性的改善 | 第78-81页 |
| ·总结与展望 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 发表论文和科研情况说明 | 第84-85页 |
| 致谢 | 第85页 |
