协处理器设计技术的研究
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-11页 |
| 插图表 | 第11-14页 |
| 表格清单 | 第14-15页 |
| 第一章 绪论 | 第15-29页 |
| ·集成电路设计的发展 | 第15-20页 |
| ·集成电路的发展概况 | 第15-17页 |
| ·IP标准化与SOC设计 | 第17-20页 |
| ·当代集成电路的设计方法 | 第20-24页 |
| ·集成电路设计的抽象层次 | 第20-21页 |
| ·集成电路的设计流程 | 第21-23页 |
| ·集成电路的设计与综合技术 | 第23-24页 |
| ·协处理器的历史和发展概述 | 第24-26页 |
| ·课题的来源、研究目的和意义 | 第26-28页 |
| ·课题的来源 | 第26页 |
| ·研究目的 | 第26-27页 |
| ·课题的意义 | 第27-28页 |
| ·本文的结构和主要研究内容 | 第28-29页 |
| 第二章 协处理器的体系结构与指令系统 | 第29-45页 |
| ·协处理器的体系结构 | 第29-37页 |
| ·控制部件 | 第29-31页 |
| ·总线控制逻辑 | 第30页 |
| ·总线周期 | 第30-31页 |
| ·数值执行部件 | 第31-32页 |
| ·协处理器的寄存器组(Register Set) | 第32-37页 |
| ·寄存器栈 | 第32页 |
| ·状态字 | 第32-35页 |
| ·控制字 | 第35-36页 |
| ·标记字 | 第36页 |
| ·异常指针 | 第36-37页 |
| ·兼容M80C287协处理器指令系统 | 第37-42页 |
| ·协处理器指令的编码格式 | 第37-38页 |
| ·指令类型 | 第38-42页 |
| ·寻址方式 | 第42页 |
| ·协处理器所支持IEEE754的数据类型 | 第42-45页 |
| 第三章 协处理器数值执行单元的设计 | 第45-76页 |
| ·协处理器内部数据总线的设计 | 第45-46页 |
| ·浮点加法器的设计 | 第46-58页 |
| ·浮点加法器的基本算法 | 第47-48页 |
| ·浮点加法器的two-path算法优化 | 第48-51页 |
| ·高速浮点加法器的设计 | 第51-58页 |
| ·指数加法器的设计 | 第53-55页 |
| ·尾数加法器的设计 | 第55-57页 |
| ·前导零预测逻辑 | 第57-58页 |
| ·浮点乘法器的设计 | 第58-64页 |
| ·Booth算法 | 第58-61页 |
| ·基于改进BOOTH算法浮点乘法器的设计实现 | 第61-64页 |
| ·协处理器浮点除法和平方根的设计实现 | 第64-69页 |
| ·除法的数值位迭代算法 | 第64-65页 |
| ·除法的SRT算法与实现 | 第65-68页 |
| ·平方根算法 | 第68-69页 |
| ·协处理器超越函数的算法与实现 | 第69-71页 |
| ·桶形移位寄存器的设计 | 第71-73页 |
| ·80位寄存器栈的设计 | 第73-76页 |
| ·寄存器栈与接口电路的设计 | 第74页 |
| ·动态存储电路的设计 | 第74-76页 |
| 第四章 指令译码与微程序控制器的设计 | 第76-95页 |
| ·指令译码 | 第76-79页 |
| ·指令译码的过程 | 第76-77页 |
| ·指令译码的一级译码 | 第77-78页 |
| ·指令译码与微程序控制器的协同译码 | 第78-79页 |
| ·协处理器中微程序控制器的设计 | 第79-86页 |
| ·微指令的结构与编码格式 | 第79-81页 |
| ·微程序控制的状态机 | 第81-82页 |
| ·微程序控制器的设计步骤 | 第82-83页 |
| ·微程序控制器模块的设计 | 第83-85页 |
| ·微程序控制下的流水设计 | 第83-84页 |
| ·多路地址选择器 | 第84页 |
| ·微程序计数器与微地址加法器／寄存器 | 第84页 |
| ·微堆栈 | 第84-85页 |
| ·控制存储器的译码电路 | 第85页 |
| ·微程序控制器的时序 | 第85-86页 |
| ·微程序控制器的优化 | 第86页 |
| ·PLA的设计 | 第86-89页 |
| ·PLA逻辑函数的设计 | 第86-87页 |
| ·动态PLA的设计 | 第87-89页 |
| ·时钟电路的设计 | 第89-91页 |
| ·多时钟的设计 | 第89-91页 |
| ·时钟的专门延时电路 | 第91页 |
| ·I／O接口电路的设计 | 第91-93页 |
| ·输入接口电路 | 第91-92页 |
| ·输出接口电路的设计 | 第92-93页 |
| ·输入输出接口电路 | 第93页 |
| ·系统复位的设计 | 第93-95页 |
| ·复位时间的要求 | 第93页 |
| ·系统复位后的寄存器的状态 | 第93-95页 |
| 第五章 指令系统的仿真和验证 | 第95-110页 |
| ·协处理器仿真验证的流程 | 第95-96页 |
| ·Verilog网表仿真 | 第96-98页 |
| ·仿真环境 | 第96-97页 |
| ·测试模型的建立 | 第97-98页 |
| ·测试方案 | 第98-106页 |
| ·针对不同类指令的测试仿真 | 第98-104页 |
| ·数据传送指令的测试 | 第98-99页 |
| ·算术运算指令的测试 | 第99-101页 |
| ·比较运算指令的测试 | 第101页 |
| ·常数装载指令的测试 | 第101-102页 |
| ·超越指令的测试 | 第102-103页 |
| ·控制指令的测试 | 第103-104页 |
| ·针对不同操作数的测试验证 | 第104页 |
| ·针对不同功能块的测试 | 第104-106页 |
| ·指令译码单元的测试 | 第104页 |
| ·微程序控制器的测试 | 第104-106页 |
| ·浮点运算单元的测试 | 第106页 |
| ·后仿真 | 第106-110页 |
| ·版图的验证流程 | 第106-107页 |
| ·后仿真验证的流程 | 第107-110页 |
| 第六章 总结与展望 | 第110-111页 |
| ·论文的工作总结 | 第110页 |
| ·进一步工作展望 | 第110-111页 |
| 参考文献 | 第111-114页 |
