系统级芯片的可测性研究与实践
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第1章 引言 | 第6-11页 |
| ·可测性设计概述 | 第6-7页 |
| ·可测性设计方法 | 第7-9页 |
| ·课题背景 | 第9-10页 |
| ·论文结构 | 第10-11页 |
| 第2章 集成电路测试概述 | 第11-25页 |
| ·测试的作用 | 第11页 |
| ·测试的概率模型 | 第11-13页 |
| ·数字集成电路测试 | 第13-23页 |
| ·测试内容分析 | 第13-14页 |
| ·功能测试 | 第14-16页 |
| ·静态参数测试 | 第16-20页 |
| ·动态参数测试 | 第20-23页 |
| ·SOC阶段测试的挑战 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第3章 可测性设计 | 第25-39页 |
| ·扫描(SCAN)测试 | 第25-29页 |
| ·扫描测试的结构 | 第25-27页 |
| ·HDVP2X的内部扫描设计 | 第27-28页 |
| ·扫描测试效果 | 第28-29页 |
| ·边界扫描(JTAG) | 第29-38页 |
| ·JTAG的基本结构 | 第30-35页 |
| ·JTAG指令 | 第35-37页 |
| ·BSDL语言 | 第37页 |
| ·JTAG的应用 | 第37-38页 |
| ·小结 | 第38-39页 |
| 第4章 嵌入式存储器的测试 | 第39-52页 |
| ·SRAM的结构、故障类型与测试方法 | 第39-44页 |
| ·SRAM的基本结构 | 第39-41页 |
| ·故障类型 | 第41-44页 |
| ·测试方法 | 第44页 |
| ·内建自测试(BIST) | 第44-48页 |
| ·BIST的基本结构 | 第45-46页 |
| ·测试向量的生成 | 第46页 |
| ·测试响应分析 | 第46-47页 |
| ·线形反馈移位器-LFSR | 第47-48页 |
| ·SRAM测试的实现 | 第48-50页 |
| ·内建自测试方法的实现 | 第48-49页 |
| ·借助CPU核完成存储器测试 | 第49-50页 |
| ·其它测试方法 | 第50页 |
| ·小结 | 第50-52页 |
| 第5章 结束语 | 第52-53页 |
| 参考文献 | 第53-54页 |
| 致谢 | 第54-55页 |
