| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 低功耗研究现状 | 第10-11页 |
| 1.3 课题来源及研究内容 | 第11-12页 |
| 1.3.1 课题来源 | 第11-12页 |
| 1.3.2 研究内容 | 第12页 |
| 1.4 论文主要工作及结构安排 | 第12-13页 |
| 第2章 CMOS 集成电路功耗来源与影响 | 第13-24页 |
| 2.1 功耗来源 | 第13-17页 |
| 2.1.1 静态功耗 | 第13-14页 |
| 2.1.2 动态功耗 | 第14-17页 |
| 2.1.3 静态功耗与动态功耗的冲突 | 第17页 |
| 2.2 IR Drop | 第17-21页 |
| 2.2.1 IR Drop 分析 | 第18-20页 |
| 2.2.2 IR Drop 危害 | 第20-21页 |
| 2.2.3 IR Drop 修复方法 | 第21页 |
| 2.3 电迁移 | 第21-23页 |
| 2.3.1 电迁移成因 | 第22页 |
| 2.3.2 电迁移危害 | 第22页 |
| 2.3.3 电迁移测量及预防方法 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 非接触式智能卡的功耗优化策略 | 第24-33页 |
| 3.1 非接触式智能卡芯片概述 | 第24-25页 |
| 3.2 数字后端设计流程 | 第25-27页 |
| 3.2.1 逻辑设计 | 第25-26页 |
| 3.2.2 版图设计 | 第26-27页 |
| 3.3 功耗、IR Drop 及电迁移分析方法 | 第27-31页 |
| 3.3.1 翻转信息文件 | 第27-29页 |
| 3.3.2 功耗计算模型 | 第29-30页 |
| 3.3.3 功耗、IR Drop 及电迁移分析 | 第30-31页 |
| 3.4 功耗优化策略 | 第31-32页 |
| 3.5 本章小结 | 第32-33页 |
| 第4章 非接触式智能卡的功耗优化实现 | 第33-58页 |
| 4.1 逻辑设计阶段的功耗优化 | 第33-40页 |
| 4.1.1 逻辑综合 | 第33-37页 |
| 4.1.2 功耗优化 | 第37-39页 |
| 4.1.3 逻辑设计阶段功耗优化结果 | 第39-40页 |
| 4.2 布图阶段的功耗优化 | 第40-49页 |
| 4.2.1 布图规划 | 第40-43页 |
| 4.2.2 电源规划 | 第43-48页 |
| 4.2.3 布图阶段 IR Drop 与电迁移结果 | 第48-49页 |
| 4.3 时钟树综合阶段的功耗优化 | 第49-57页 |
| 4.3.1 自我门控 | 第49-51页 |
| 4.3.2 时钟树综合基本概念 | 第51-53页 |
| 4.3.3 时钟树类型选择 | 第53-54页 |
| 4.3.4 构建时钟树 | 第54-55页 |
| 4.3.5 时钟树功耗分析 | 第55-57页 |
| 4.3.6 时钟树综合阶段电迁移分析 | 第57页 |
| 4.4 本章小结 | 第57-58页 |
| 第5章 功耗优化结果及流程总结 | 第58-63页 |
| 5.1 最终结果及比较 | 第58-60页 |
| 5.2 功耗优化流程总结 | 第60-62页 |
| 5.3 本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 论文主要工作 | 第63页 |
| 论文后期展望 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 攻读硕士学位期间所发表的学术论文 | 第67-69页 |
| 致谢 | 第69页 |