高速实时测量粒子径迹的ASIC芯片设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 微通道板的发展历史 | 第8-9页 |
| 1.2 微通道板的工作原理 | 第9页 |
| 1.3 本文结构 | 第9-10页 |
| 1.4 本章小结 | 第10-12页 |
| 第2章 束流剖面流强监测的ASIC应用 | 第12-18页 |
| 2.1 核物理实验中流强监测方法 | 第12页 |
| 2.2 核物理中的电子学 | 第12-14页 |
| 2.3 核物理实验中的ASIC芯片 | 第14-17页 |
| 2.3.1 国外ASIC芯片现状 | 第15-16页 |
| 2.3.2 国内ASIC芯片现状 | 第16-17页 |
| 2.4 本章小结 | 第17-18页 |
| 第3章 粒子径迹探测ASIC芯片的设计原理 | 第18-42页 |
| 3.1 设计要求 | 第18页 |
| 3.2 整体结构分析 | 第18页 |
| 3.3 主放大器设计 | 第18-26页 |
| 3.3.1 主放大器的结构 | 第20-21页 |
| 3.3.2 主放大器的相位补偿 | 第21-24页 |
| 3.3.3 主放大器的前仿真 | 第24-26页 |
| 3.4 滤波成形电路设计 | 第26-33页 |
| 3.4.1 极零相消电路设计 | 第26-28页 |
| 3.4.2 有源低通滤波器 | 第28-33页 |
| 3.4.3 电容形式放大电路 | 第33页 |
| 3.5 迟滞比较器设计 | 第33-37页 |
| 3.6 D触发器设计 | 第37-38页 |
| 3.7 整体电路的仿真 | 第38-41页 |
| 3.7.1 输入输出线性测试 | 第38-39页 |
| 3.7.2 灵敏度测试 | 第39页 |
| 3.7.3 可靠性测试 | 第39-40页 |
| 3.7.4 蒙特卡洛仿真 | 第40-41页 |
| 3.8 本章小结 | 第41-42页 |
| 第4章 粒子径迹探测ASIC芯片的版图设计 | 第42-52页 |
| 4.1 版图设计介绍 | 第42-44页 |
| 4.2 芯片版图设计 | 第44-47页 |
| 4.3 芯片版图验证与后仿真 | 第47-51页 |
| 4.3.1 设计规则检验(DRC) | 第47-48页 |
| 4.3.2 电路图一致性(LVS)检验 | 第48页 |
| 4.3.3 寄生参数提取(PEX)分析 | 第48-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第5章 总结与展望 | 第52-54页 |
| 5.1 总结 | 第52页 |
| 5.2 展望 | 第52-54页 |
| 参考文献 | 第54-57页 |
| 致谢 | 第57-59页 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 | 第59页 |
