摘要 | 第4-5页 |
Abstract | 第5页 |
1 绪论 | 第9-13页 |
1. 1 课题的背景 | 第9-11页 |
1. 2 低功耗设计研究的现状 | 第11-12页 |
1. 3 本论文的主要工作 | 第12-13页 |
2 功耗来源与估算方法 | 第13-19页 |
2. 1 CMOS电路的功耗来源 | 第13-18页 |
2. 1. 1 跳变损失 | 第13-16页 |
2. 1. 2 短路损失 | 第16页 |
2. 1. 3 漏电损失 | 第16-18页 |
2. 2 CMOS电路的功耗估算 | 第18-19页 |
3 SIM卡芯片概述 | 第19-25页 |
3. 1 SIM卡芯片的种类 | 第19页 |
3. 2 SIM卡芯片未来走向 | 第19页 |
3. 3 SIM卡芯片的设计流程 | 第19-21页 |
3. 4 SIM卡芯片的低功耗设计概述 | 第21-23页 |
3. 4. 1 系统设计层 | 第21-22页 |
3. 4. 2 软件设计层 | 第22页 |
3. 4. 3 逻辑设计层 | 第22页 |
3. 4. 4 电路实现层 | 第22-23页 |
3. 4. 5 器件/工艺层 | 第23页 |
3. 5 SIM卡芯片特性 | 第23-25页 |
4 SIM卡芯片的仿真验证与功耗评估平台 | 第25-34页 |
4. 1 软件仿真平台的建立 | 第25-26页 |
4. 2 FPGA验证平台的建立 | 第26-30页 |
4. 2. 1 FPGA验证平台的作用 | 第26-27页 |
4. 2. 2 FPGA验证平台的构成 | 第27-29页 |
4. 2. 3 FPGA验证平台的ISP和DBG功能 | 第29-30页 |
4. 3 SIM卡芯片的功耗评估平台 | 第30-34页 |
4. 3. 1 功耗评估平台概述 | 第30页 |
4. 3. 2 体系结构级的功耗评估平台 | 第30-31页 |
4. 3. 3 综合仿真阶段的功耗评估平台 | 第31-32页 |
4. 3. 4 晶体管级的功耗评估平台 | 第32页 |
4. 3. 5 FPGA功耗评估平台 | 第32-33页 |
4. 3. 6 实片测试平台 | 第33-34页 |
5 SIM卡芯片系统层低功耗设计 | 第34-40页 |
5. 1 系统层低功耗设计方法 | 第34-35页 |
5. 1. 1 非预测型功耗模式调整 | 第34-35页 |
5. 1. 2 预测型功耗模式调整 | 第35页 |
5. 2 系统层低功耗设计实现 | 第35-40页 |
5. 2. 1 SIM卡芯片的三个工作模式 | 第35-36页 |
5. 2. 2 工作模式的转换 | 第36-40页 |
6 SIM卡芯片逻辑层低功耗设计 | 第40-60页 |
6. 1 地址总线编码技术 | 第40-46页 |
6. 1. 1 低功耗地址编码的方法 | 第40-41页 |
6. 1. 2 地址总线的安全机制 | 第41-42页 |
6. 1. 3 地址总线TO编码 | 第42-43页 |
6. 1. 4 基于安全机制的TO编码 | 第43-46页 |
6. 2 操作数隔离 | 第46-50页 |
6. 2. 1 操作数隔离理论 | 第46-47页 |
6. 2. 2 剩法器的操作数隔离 | 第47-50页 |
6. 3 存储器分块 | 第50-52页 |
6. 3. 1 方法的提出 | 第50页 |
6. 3. 2 存储器分区的静态功耗和面积分析 | 第50-51页 |
6. 3. 3 XRAM的分块 | 第51-52页 |
6. 4 状态机编码 | 第52-57页 |
6. 4. 1 有限状态机的描述 | 第52-54页 |
6. 4. 2 状态编码的迁移概率与功耗 | 第54-55页 |
6. 4. 3 7816串口的状态机低功耗编码 | 第55-57页 |
6. 5 门控时钟 | 第57-60页 |
6. 5. 1 门控时钟低功耗设计简述 | 第57-58页 |
6. 5. 2 串口多波特率设计中的时钟门控 | 第58-60页 |
7 SIM卡芯片版图层和电路层的低功耗设计 | 第60-62页 |
7. 1 在版图中降低电容 | 第60页 |
7. 2 降低电压 | 第60页 |
7. 3 封装 | 第60-61页 |
7. 4 按比例缩小原理 | 第61-62页 |
结论与展望 | 第62-63页 |
参考文献 | 第63-65页 |
攻读硕士学位期间发表学术论文情况 | 第65-66页 |
致谢 | 第66-67页 |
大连理工大学学位论文版权使用授权书 | 第67页 |