精度可变多路浮点运算单元设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 浮点运算单元研究背景 | 第14-16页 |
| 1.1.1 浮点运算的优势 | 第14-15页 |
| 1.1.2 浮点运算单元的现状 | 第15-16页 |
| 1.2 本文研究的意义和内容 | 第16-18页 |
| 1.2.1 研究意义 | 第16-17页 |
| 1.2.2 研究内容 | 第17-18页 |
| 1.3 论文组织结构 | 第18页 |
| 1.4 本章小结 | 第18-20页 |
| 第二章 浮点运算概述及精度跟踪 | 第20-36页 |
| 2.1 浮点运算概述 | 第20-24页 |
| 2.1.1 浮点数表示 | 第20-21页 |
| 2.1.2 浮点数进位过程 | 第21-22页 |
| 2.1.3 浮点数加法 | 第22-23页 |
| 2.1.4 浮点数乘法 | 第23-24页 |
| 2.1.5 浮点数乘加 | 第24页 |
| 2.2 浮点运算精度跟踪 | 第24-34页 |
| 2.2.1 精度表示方法 | 第25-29页 |
| 2.2.2 浮点运算精度跟踪的实现 | 第29-30页 |
| 2.2.3 精度可变浮点运算的评估 | 第30-34页 |
| 2.3 本章小结 | 第34-36页 |
| 第三章 精度可变浮点乘加单元设计 | 第36-86页 |
| 3.1 整体架构 | 第36-39页 |
| 3.2 多路输入预处理 | 第39-42页 |
| 3.2.1 小数域预处理 | 第39-41页 |
| 3.2.2 指数预处理 | 第41页 |
| 3.2.3 符号预处理 | 第41-42页 |
| 3.3 指数部分数据通路 | 第42-44页 |
| 3.3.1 右移位数 | 第42-43页 |
| 3.3.2 结果的指数 | 第43-44页 |
| 3.4 小数部分数据通路 | 第44-83页 |
| 3.4.1 乘法器 | 第44-57页 |
| 3.4.2 3:2 CSA合并 | 第57-61页 |
| 3.4.3 加法器 | 第61-68页 |
| 3.4.4 加法类型分析 | 第68-72页 |
| 3.4.5 规格化及进位 | 第72-83页 |
| 3.5 多路输出的后处理 | 第83-85页 |
| 3.5.1 小数部分 | 第83-84页 |
| 3.5.2 指数部分 | 第84页 |
| 3.5.3 符号类型 | 第84-85页 |
| 3.6 本章小结 | 第85-86页 |
| 第四章 功能验证及性能分析 | 第86-100页 |
| 4.1 功能验证 | 第86-90页 |
| 4.1.1 模块验证环境 | 第86-87页 |
| 4.1.2 系统验证环境 | 第87-90页 |
| 4.2 性能分析 | 第90-98页 |
| 4.2.1 时延 | 第91-92页 |
| 4.2.2 面积 | 第92-93页 |
| 4.2.3 功耗 | 第93-96页 |
| 4.2.4 性能比较 | 第96-98页 |
| 4.3 本章小节 | 第98-100页 |
| 第五章 全文总结 | 第100-102页 |
| 5.1 主要结论 | 第100-101页 |
| 5.2 研究展望 | 第101-102页 |
| 参考文献 | 第102-106页 |
| 致谢 | 第106-108页 |
| 攻读学位期间发表的学术论文目录 | 第108页 |
