8位MCU的可测试性设计研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景以及意义 | 第10-11页 |
| ·可测试性设计的国内国际状况 | 第11-12页 |
| ·课题主要研究工作 | 第12-13页 |
| ·文章提纲介绍 | 第13-14页 |
| 第二章 芯片测试基本原理介绍 | 第14-23页 |
| ·芯片测试定义及分类 | 第14-16页 |
| ·芯片测试开发流程及主要电气参数 | 第16页 |
| ·故障覆盖率和代码覆盖率 | 第16-19页 |
| ·芯片故障类型介绍 | 第19-20页 |
| ·自动测试设备 | 第20-22页 |
| ·小结 | 第22-23页 |
| 第三章 DFT 原理以及主要方法 | 第23-40页 |
| ·内建自测试（BIST） | 第23-27页 |
| ·边界扫描测试（BOUNDARY SCAN） | 第27-32页 |
| ·扫描测试（SCAN） | 第32-39页 |
| ·小结 | 第39-40页 |
| 第四章 针对 MCU 的可测试性设计 | 第40-70页 |
| ·MCU 芯片背景介绍 | 第40-42页 |
| ·MCU 可测试性设计流程 | 第42-46页 |
| ·可测试性设计流程概述 | 第42-43页 |
| ·MCU 可测试性设计流程中重要步骤解释 | 第43-46页 |
| ·MCU 可测试性设计方案 | 第46-67页 |
| ·数字模块的可测试性设计 | 第47-53页 |
| ·存储器模块的可测试性设计 | 第53-58页 |
| ·模拟模块的可测试性设计 | 第58-65页 |
| ·测试控制模块的设计 | 第65-67页 |
| ·设计方案实施以及结果分析 | 第67-68页 |
| ·MCU 应用可测试性设计前后比较 | 第68-69页 |
| ·小结 | 第69-70页 |
| 第五章 可测试性设计方案优化 | 第70-75页 |
| ·单扫描链与多扫描链 | 第70-72页 |
| ·测试向量的压缩 | 第72-74页 |
| ·小结 | 第74-75页 |
| 第六章 结论 | 第75-77页 |
| ·总结 | 第75-76页 |
| ·展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
