万兆以太网及SDH STM-64用CMOS并串转换芯片设计
| 摘 要 | 第1-5页 |
| Abstract | 第5-7页 |
| 第一章 绪 论 | 第7-10页 |
| ·万兆以太网及SDH简介 | 第7-8页 |
| ·本文工作介绍 | 第8-10页 |
| 第二章 深亚微米CMOS工艺及高速电路设计 | 第10-22页 |
| ·晶体管 | 第10-13页 |
| ·(?)和(?) | 第10-11页 |
| ·MOSFET寄生电容 | 第11-12页 |
| ·深亚微米CMOS工艺的高阶效应 | 第12-13页 |
| ·无源元件 | 第13-17页 |
| ·电阻 | 第13-15页 |
| ·螺旋电感 | 第15-17页 |
| ·互连线的寄生效应 | 第17-20页 |
| ·电路匹配 | 第20-22页 |
| 第三章 并串换电路系统设计 | 第22-33页 |
| ·高速数字电路的定时 | 第22-25页 |
| ·并串换电路的常用结构 | 第25-29页 |
| ·系统描述 | 第29页 |
| ·并串换电路系统结构设计 | 第29-30页 |
| ·芯片引脚说明 | 第30-31页 |
| ·系统主要性能要求 | 第31-33页 |
| 第四章 各模块设计及模拟结果 | 第33-45页 |
| ·数据选择器 | 第33-38页 |
| ·D-Latch | 第38-40页 |
| ·分频器 | 第40-41页 |
| ·接口电路 | 第41-43页 |
| ·偏置电路 | 第43-44页 |
| ·系统模拟结果 | 第44-45页 |
| 第五章 版图设计、芯片实现以及测试 | 第45-58页 |
| ·版图设计 | 第45-52页 |
| ·高速芯片版图的设计 | 第45-51页 |
| ·并串换电路版图设计 | 第51-52页 |
| ·芯片实现途径 | 第52-53页 |
| ·芯片测试 | 第53-58页 |
| ·芯片照片 | 第53页 |
| ·测试方案 | 第53-54页 |
| ·测试结果 | 第54-56页 |
| ·测试结果分析及改进 | 第56-58页 |
| 第六章 结 论 | 第58-59页 |
| 致 谢 | 第59-60页 |
| 参考文献 | 第60-61页 |
