| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 概论 | 第7-11页 |
| ·集成电路的发展趋势及面临的问题 | 第7-9页 |
| ·论文的研究背景 | 第9页 |
| ·论文各部分内容安排 | 第9-10页 |
| ·本章小结 | 第10-11页 |
| 第二章 IP核的设计 | 第11-19页 |
| ·IP核技术的进展 | 第11页 |
| ·IP核的分类和特点 | 第11-13页 |
| ·IP核的设计过程 | 第13-14页 |
| ·数字IP设计开发过程中的关键技术 | 第14-16页 |
| ·IP的规格定义 | 第14-15页 |
| ·IP的验证 | 第15页 |
| ·IP的打包提交 | 第15-16页 |
| ·RTC设计方法和开发流程简介 | 第16-17页 |
| ·Verilog HDL语言及特点 | 第16页 |
| ·基于Verilog HDL语言的TOP-DOWN设计方法 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 RTC时钟设计及其实现 | 第19-35页 |
| ·RTC设计模块的划分 | 第19-21页 |
| ·各模块功能介绍以及用到的几个简单算法 | 第21-24页 |
| ·RTC模块的行为级设计 | 第24-26页 |
| ·测试信号的行为级设计及仿真结果分析 | 第26-28页 |
| ·可综合代码的编写规则 | 第28-34页 |
| ·采用独立于生成工艺的寄存器来实现时序逻辑 | 第28-29页 |
| ·在设计中避免组合反馈环 | 第29-30页 |
| ·关于Verilog 语言的阻塞赋值和非阻塞赋值 | 第30-31页 |
| ·关于状态机的设计 | 第31页 |
| ·综合及结果分析 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 多时钟系统的研究 | 第35-61页 |
| ·几种常见基本时钟的介绍 | 第35-43页 |
| ·全局时钟 | 第35-36页 |
| ·门控时钟 | 第36-39页 |
| ·多逻辑时钟 | 第39-40页 |
| ·行波时钟 | 第40-41页 |
| ·内部生成时钟 | 第41-43页 |
| ·稳定性分析 | 第43页 |
| ·多时钟系统介绍 | 第43-46页 |
| ·SOC设计中的多时钟域问题 | 第46-54页 |
| ·同步信号和异步信号 | 第46-47页 |
| ·亚稳态问题的解决及RTL实现 | 第47-49页 |
| ·异步控制信号的同步及RTL实现 | 第49-54页 |
| ·数据通路的同步设计 | 第54-58页 |
| ·握手信号 | 第54-56页 |
| ·利用FIFO同步数据信号 | 第56-58页 |
| ·SOC设计中的时钟规划策略 | 第58页 |
| ·本章小结 | 第58-61页 |
| 第五章 低功耗设计 | 第61-68页 |
| ·CMOS集成电路中功耗的组成及优化方法 | 第61-62页 |
| ·低功耗的物理设计 | 第62-65页 |
| ·IP的低功耗结构 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 附录 | 第73-74页 |