首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

高性能DSP一级数据Cache控制器的设计与实现

摘要第1-11页
ABSTRACT第11-12页
第一章 绪论第12-18页
   ·DSP 概述第12页
   ·DSP 片内存储体系结构第12-16页
     ·DSP 片内Cache 的工作原理第13页
     ·现代Cache 设计技术研究第13-15页
     ·DSP 片内Cache 技术的发展趋势第15-16页
   ·课题的来源、目标及研究意义第16页
   ·本文所做的工作第16页
   ·论文的组织结构第16-18页
第二章 YHFT-DX 的存储结构第18-25页
   ·YHFT-DX 的总体结构第18-19页
   ·YHFT-DX 的片内存储系统第19-20页
   ·YHFT-DX L1D 结构参数第20-24页
     ·YHFT-DX L1D 的Cache 体与Tag 体第20-22页
     ·YHFT-DX L1D 的映象规则第22-23页
     ·YHFT-DX L1D 的替换算法第23页
     ·YHFT-DX L1D 的写策略第23-24页
   ·本章小结第24-25页
第三章 L1D 设计与实现第25-50页
   ·L1D 处理的指令类型第25-29页
     ·读数指令(Load)第25-28页
     ·写数指令(Store)第28-29页
   ·L1D 流水线设计第29-39页
     ·L1D 流水线结构第29-31页
     ·流水站主要模块详细设计第31-39页
   ·大小端处理策略第39-43页
     ·大小端出现的背景第39-40页
     ·大小端策略的实现第40-43页
   ·L1D 与L2 的接口协议第43-47页
     ·L1D 写L2 的接口协议第43-44页
     ·L1D 读L2 的接口协议第44-47页
   ·L1D 与L2 的数据一致性维护第47-48页
     ·L2 对L1D 的侦听机制第47-48页
   ·本章小结第48-50页
第四章 基于分体控制的跨边界存储访问实现策略第50-57页
   ·跨边界问题的出现背景第50页
   ·跨边界访问的解决方法第50-52页
   ·L1D 跨边界访问的实现第52-55页
   ·性能分析第55-56页
   ·本章小结第56-57页
第五章 L1D 的功能验证及综合优化第57-67页
   ·L1D 的功能验证第57-62页
     ·L1D 的验证方法及策略第57页
     ·L1D 验证的实施第57-61页
     ·覆盖率分析第61-62页
   ·L1D 的逻辑综合与优化第62-65页
     ·L1D 的综合策略与方法第62-63页
     ·L1D 的综合结果第63-65页
   ·本章小结第65-67页
第六章 论文总结及工作展望第67-68页
   ·论文总结第67页
   ·工作展望第67-68页
致谢第68-69页
参考文献第69-71页
作者在学期间取得的学术成果第71页

论文共71页,点击 下载论文
上一篇:FT-C55LP中多通道缓冲串行接口的设计与实现
下一篇:X微处理器的半定制/全定制混合设计研究