| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 引言 | 第12-36页 |
| 1.1 大型强子对撞机及其升级计划 | 第12-14页 |
| 1.1.1 大型强子对撞机简介 | 第12-13页 |
| 1.1.2 大型强子对撞机高亮度升级计划 | 第13-14页 |
| 1.2 超环面探测器简介 | 第14-15页 |
| 1.3 ATLAS中μ子谱仪及其子系统监控漂移管室简介 | 第15-26页 |
| 1.3.1 ATLAS中μ子谱仪及其升级计划简介 | 第15-19页 |
| 1.3.2 μ子谱仪监控漂移管室及其读出系统介绍 | 第19-24页 |
| 1.3.3 μ子触发及读出电子学Phase Ⅱ Upgrade | 第24-26页 |
| 1.4 MDT前端电子学系统现状及其Phase Ⅱ升级计划 | 第26-32页 |
| 1.4.1 MDT前端电子学现状 | 第26-31页 |
| 1.4.2 MDT前端电子Phase Ⅱ升级计划 | 第31-32页 |
| 参考文献 | 第32-36页 |
| 第二章 时间数字变换器的基本原理与实现方法 | 第36-62页 |
| 2.1 时幅转换型TDC | 第37-38页 |
| 2.1.1 电流充电型TDC | 第37页 |
| 2.1.2 RC结构TDC | 第37-38页 |
| 2.2 基于延迟链的TDC | 第38-41页 |
| 2.2.1 基本延迟链TDC | 第38-39页 |
| 2.2.2 受控延迟链TDC | 第39-41页 |
| 2.3 游标卡尺型TDC | 第41-49页 |
| 2.3.1 游标卡尺延迟链TDC | 第42-44页 |
| 2.3.2 环形游标卡尺TDC | 第44-47页 |
| 2.3.3 脉冲收缩型TDC | 第47-49页 |
| 2.4 Wave union TDC | 第49-51页 |
| 2.4.1 A型Wave union TDC | 第49-50页 |
| 2.4.2 B型Wave Union TDC | 第50-51页 |
| 2.5 时间放大型TDC | 第51-53页 |
| 2.5.1 Wilkinson型TDC | 第51-52页 |
| 2.5.2 基于RS锁存器的时间放大器 | 第52-53页 |
| 2.6 其他类型的TDC | 第53-54页 |
| 2.6.1 Pipeline型TDC | 第53-54页 |
| 2.6.2 DLL阵列型TDC | 第54页 |
| 2.7 应用于高能物理实验中的典型时间数字变换器 | 第54-57页 |
| 2.7.1 HPTDC | 第55-57页 |
| 2.8 本章小结 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 第三章 芯片整体结构及时间数字化电路 | 第62-102页 |
| 3.1 芯片整体结构 | 第62-64页 |
| 3.1.1 芯片指标要求 | 第62-63页 |
| 3.1.2 芯片整体结构 | 第63-64页 |
| 3.2 时钟产生电路 | 第64-67页 |
| 3.2.1 时钟产生电路总体结构 | 第64-66页 |
| 3.2.2 时钟产生电路主要性能指标 | 第66-67页 |
| 3.3 通道内量化电路研究 | 第67-99页 |
| 3.3.1 通道内量化电路总体结构研究 | 第67-74页 |
| 3.3.2 关键子模块时钟状态锁存器研究 | 第74-94页 |
| 3.3.3 辅助电路结构 | 第94-98页 |
| 3.3.4 通道内量化电路实现 | 第98-99页 |
| 3.4 本章小结 | 第99-100页 |
| 参考文献 | 第100-102页 |
| 第四章 TDC数据读出逻辑 | 第102-158页 |
| 4.1 读出电路总体结构 | 第102-103页 |
| 4.2 无触发读出模式的研究及实现 | 第103-117页 |
| 4.2.1 通道读出逻辑 | 第104-105页 |
| 4.2.2 多通道读出模型及仿真 | 第105-115页 |
| 4.2.3 无触发读出数据格式 | 第115-117页 |
| 4.3 触发读出模式的研究及实现 | 第117-127页 |
| 4.3.1 触发读出原理 | 第117-119页 |
| 4.3.2 基于通道内CAM的触发匹配 | 第119-122页 |
| 4.3.3 触发接口 | 第122-124页 |
| 4.3.4 触发事件建立模块 | 第124-126页 |
| 4.3.5 触发读出数据格式 | 第126-127页 |
| 4.4 芯片配置、控制及串行数据接口 | 第127-153页 |
| 4.4.1 基于JTAG的配置接口 | 第127-136页 |
| 4.4.2 芯片控制接口 | 第136-142页 |
| 4.4.3 串行数据接口 | 第142-153页 |
| 4.5 读出逻辑验证及实现 | 第153-155页 |
| 4.6 本章小结 | 第155页 |
| 参考文献 | 第155-158页 |
| 第五章 芯片总体实现及测试结果 | 第158-180页 |
| 5.1 芯片管脚分布及总体布局 | 第158-162页 |
| 5.1.1 芯片管脚分布 | 第158-160页 |
| 5.1.2 芯片整体布局 | 第160-162页 |
| 5.2 测试结果 | 第162-176页 |
| 5.2.1 测试平台概述 | 第162-164页 |
| 5.2.2 TDC芯片量化性能测试 | 第164-169页 |
| 5.2.3 TDC无触发读出模式测试 | 第169-173页 |
| 5.2.4 TDC触发读出模式测试 | 第173-175页 |
| 5.2.5 其他测试 | 第175-176页 |
| 5.3 多通道内插减小Bin Size测试 | 第176-178页 |
| 5.4 本章小结 | 第178-179页 |
| 参考文献 | 第179-180页 |
| 第六章 总结与展望 | 第180-182页 |
| 6.1 总结 | 第180页 |
| 6.2 展望 | 第180-182页 |
| 附录 | 第182-188页 |
| 附录A TDC芯片配置寄存器表 | 第182-184页 |
| 附录B TDC芯片管脚表 | 第184-188页 |
| 致谢 | 第188-190页 |
| 在读期间发表的学术论文 | 第190页 |
