| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 引言 | 第14-26页 |
| 1.1 粒子物理实验中的飞行时间测量 | 第14-19页 |
| 1.1.1 粒子物理实验简介 | 第15-16页 |
| 1.1.2 粒子物理实验中的飞行时间测量技术 | 第16-18页 |
| 1.1.3 MRPC探测器在飞行时间测量中的应用及发展 | 第18-19页 |
| 1.2 高时间分辨MRPC探测器读出电子学的技术及挑战 | 第19-21页 |
| 1.3 本论文研究内容 | 第21页 |
| 参考文献 | 第21-26页 |
| 第二章 高精度时间测量关键技术调研 | 第26-58页 |
| 2.1 定时甄别技术 | 第26-33页 |
| 2.1.1 前沿定时甄别 | 第26-31页 |
| 2.1.1.1 前沿定时甄别方法的误差产生 | 第27-28页 |
| 2.1.1.2 前沿定时甄别方法的误差修正 | 第28-31页 |
| 2.1.2 过零定时甄别 | 第31-32页 |
| 2.1.3 恒比定时甄别 | 第32页 |
| 2.1.4 其他定时甄别 | 第32-33页 |
| 2.1.5 典型定时甄别技术的比较 | 第33页 |
| 2.2 时间数字变换技术 | 第33-39页 |
| 2.2.1 间接数字化型TDC | 第34-35页 |
| 2.2.2 直接数字化型TDC | 第35-38页 |
| 2.2.2.1 计数器型TDC | 第35页 |
| 2.2.2.2 时钟分相型TDC | 第35-36页 |
| 2.2.2.3 延迟线型TDC | 第36-38页 |
| 2.2.2.4 其他TDC | 第38页 |
| 2.2.3 典型TDC技术的比较 | 第38-39页 |
| 2.3 波形数字化技术 | 第39-51页 |
| 2.3.1 数字化脉冲波形处理方法调研 | 第39-45页 |
| 2.3.1.1 插值拟合甄别方法提取时间信息 | 第40-42页 |
| 2.3.1.2 滑动窗口方法提取时间信息 | 第42-43页 |
| 2.3.1.3 互相关方法提取时间信息 | 第43-44页 |
| 2.3.1.4 神经网络方法提取时间信息 | 第44-45页 |
| 2.3.1.5 典型数字化波形时间信息提取方法的比较 | 第45页 |
| 2.3.2 基于SCA波形数字化进行高精度时间测量的分析 | 第45-47页 |
| 2.3.3 典型的SCA芯片介绍 | 第47-51页 |
| 2.3.3.1 PSEC4芯片 | 第47-48页 |
| 2.3.3.2 SAMPIC芯片 | 第48-50页 |
| 2.3.3.3 DRS4芯片 | 第50-51页 |
| 2.3.3.4 典型SCA芯片的比较 | 第51页 |
| 2.4 本章小结 | 第51页 |
| 参考文献 | 第51-58页 |
| 第三章 MRPC高时间精度读出电子学方案研究 | 第58-84页 |
| 3.1 MRPC信号的基本特征 | 第58-60页 |
| 3.2 两种高精度时间测量的技术路线 | 第60-64页 |
| 3.2.1 前端放大甄别+高精度TDC方法 | 第60-62页 |
| 3.2.2 前端放大+高速波形数字化方法 | 第62-64页 |
| 3.2.3 本论文高精度时间测量方法的考虑 | 第64页 |
| 3.3 基于SCA技术的读出电子学的设计需求及难点 | 第64-74页 |
| 3.3.1 前端放大模块的设计需求及难点 | 第64-65页 |
| 3.3.2 高速波形数字化模块的设计需求及难点 | 第65-67页 |
| 3.3.3 基于波形数字化技术的读出电子学仿真验证 | 第67-69页 |
| 3.3.4 SCA芯片的选择和详细介绍 | 第69-74页 |
| 3.3.4.1 DRS4的工作原理 | 第69-71页 |
| 3.3.4.2 DRS4的级联模式 | 第71-72页 |
| 3.3.4.3 DRS4的读出模式 | 第72-74页 |
| 3.4 基于SCA技术的读出电子学方案设计 | 第74-77页 |
| 3.4.1 前端放大模块方案设计 | 第74-75页 |
| 3.4.2 高速波形数字化模块方案设计 | 第75-76页 |
| 3.4.3 FIR低通滤波器方案设计 | 第76-77页 |
| 3.5 SCA不一致性的修正方案 | 第77-82页 |
| 3.5.1 采样单元幅度误差的修正 | 第78-79页 |
| 3.5.2 采样间隔不一致性的修正 | 第79-82页 |
| 3.5.2.1 局部标定法 | 第79-80页 |
| 3.5.2.2 全局标定法 | 第80-82页 |
| 3.6 本章小结 | 第82页 |
| 参考文献 | 第82-84页 |
| 第四章 读出电子学硬件电路设计与实现 | 第84-102页 |
| 4.1 前端放大模块的硬件实现 | 第84-86页 |
| 4.2 高速波形数字化模块的硬件实现 | 第86-99页 |
| 4.2.1 波形数字化模块的硬件结构 | 第86-87页 |
| 4.2.2 模拟数字变换电路的设计 | 第87-93页 |
| 4.2.2.1 模拟前端电路 | 第87-90页 |
| 4.2.2.2 DRS4瞬态波形采样电路 | 第90-91页 |
| 4.2.2.3 ADC模拟数字变换电路 | 第91-93页 |
| 4.2.3 Hit信号产生电路的设计 | 第93-94页 |
| 4.2.4 数字信号处理电路的设计 | 第94-96页 |
| 4.2.4.1 FPGA硬件电路 | 第94-95页 |
| 4.2.4.2 SDRAM数据缓存电路 | 第95-96页 |
| 4.2.4.3 基于PXI总线的数据传输电路 | 第96页 |
| 4.2.5 标定信号产生电路的设计 | 第96-98页 |
| 4.2.5.1 直流标定电路 | 第97-98页 |
| 4.2.5.2 交流标定电路 | 第98页 |
| 4.2.6 时钟电路的设计 | 第98-99页 |
| 4.3 本章小结 | 第99页 |
| 参考文献 | 第99-102页 |
| 第五章 数字信号处理与传输逻辑的设计 | 第102-116页 |
| 5.1 逻辑整体框架 | 第102-103页 |
| 5.2 数字信号处理部分 | 第103-111页 |
| 5.2.1 数据接收逻辑 | 第103-105页 |
| 5.2.2 数据处理逻辑 | 第105-107页 |
| 5.2.2.1 幅度修正 | 第105-106页 |
| 5.2.2.2 FIR低通滤波 | 第106页 |
| 5.2.2.3 时间修正 | 第106-107页 |
| 5.2.3 时间提取逻辑 | 第107-110页 |
| 5.2.3.1 细时间提取 | 第107-108页 |
| 5.2.3.2 粗时间测量 | 第108-110页 |
| 5.2.3.3 数据组装 | 第110页 |
| 5.2.4 Hit判断逻辑 | 第110-111页 |
| 5.3 传输接口部分 | 第111-114页 |
| 5.3.1 数据选择及打包逻辑 | 第111-113页 |
| 5.3.1.1 时间测量结果汇总 | 第112页 |
| 5.3.1.2 波形数据选择及打包 | 第112-113页 |
| 5.3.2 SDRAM控制逻辑 | 第113页 |
| 5.3.3 PXI数据传输接口逻辑 | 第113-114页 |
| 5.4 逻辑资源占用情况 | 第114页 |
| 5.5 本章小结 | 第114-115页 |
| 参考文献 | 第115-116页 |
| 第六章 读出电子学测试 | 第116-134页 |
| 6.1 测试平台构建 | 第116-117页 |
| 6.2 前端放大模块的测试 | 第117-120页 |
| 6.2.1 前端放大原理验证模块的测试 | 第117-118页 |
| 6.2.2 模拟带宽测试 | 第118-119页 |
| 6.2.3 时间精度测试 | 第119页 |
| 6.2.4 不同增益情况下测试 | 第119-120页 |
| 6.3 波形数字化模块的测试 | 第120-131页 |
| 6.3.1 噪声测试 | 第120-121页 |
| 6.3.2 瞬态波形采样测试 | 第121-123页 |
| 6.3.3 幅频响应测试 | 第123页 |
| 6.3.4 FIR滤波器截止频率选择 | 第123-124页 |
| 6.3.5 不同采样间隔不一致性标定方法的比较 | 第124-126页 |
| 6.3.6 时间信息提取算法的考虑 | 第126-128页 |
| 6.3.7 不同时间间隔情况下的时间精度测试 | 第128-130页 |
| 6.3.8 不同输入信号幅度情况下的时间精度测试 | 第130-131页 |
| 6.4 读出电子学联合测试 | 第131-133页 |
| 6.5 本章小结 | 第133页 |
| 参考文献 | 第133-134页 |
| 第七章 总结与展望 | 第134-136页 |
| 7.1 总结 | 第134页 |
| 7.2 展望 | 第134-136页 |
| 附录 | 第136-140页 |
| 附录A 前端放大原理验证模块照片 | 第136-137页 |
| 附录B 前端放大模块照片 | 第137-138页 |
| 附录C 高速波形数字化模块照片 | 第138-140页 |
| 致谢 | 第140-142页 |
| 在读期间发表的学术论文与取得的其他研究成果 | 第142页 |
