| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.3 论文研究内容与结构 | 第12-14页 |
| 1.3.1 论文研究内容 | 第12页 |
| 1.3.2 论文章节安排 | 第12-14页 |
| 第2章 数字接口电路的设计流程及基本理论 | 第14-21页 |
| 2.1 数字接口电路的设计流程 | 第14-18页 |
| 2.2 SPI串行总线接口协议 | 第18-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第3章 数字接口电路的前端设计 | 第21-42页 |
| 3.1 ∑-?ADC中数字芯片的整体结构 | 第21页 |
| 3.2 时钟系统的前端设计 | 第21-25页 |
| 3.2.1 时钟系统中时钟相位切换电路设计 | 第22-24页 |
| 3.2.2 时钟系统中分频电路设计 | 第24-25页 |
| 3.3 复位系统的前端设计 | 第25-28页 |
| 3.3.1 芯片复位机制 | 第25-26页 |
| 3.3.2 数字上电复位模块 | 第26-28页 |
| 3.4 总线接口的前端设计 | 第28-40页 |
| 3.4.1 SPI-slave模块的功能描述 | 第28-33页 |
| 3.4.2 SPI-slave模块的结构 | 第33-34页 |
| 3.4.3 SPI-slave数据传输时序 | 第34-37页 |
| 3.4.4 SPI-slave接口关键时序描述 | 第37-39页 |
| 3.4.5 SPI-slave模块状态机 | 第39-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第4章 数字接口电路的功能仿真 | 第42-54页 |
| 4.1 时钟系统的功能仿真 | 第42-43页 |
| 4.2 复位系统的功能仿真 | 第43-44页 |
| 4.3 SPI从机的功能仿真 | 第44-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第5章 整体数字电路的后端实现 | 第54-74页 |
| 5.1 逻辑综合 | 第54-60页 |
| 5.1.1 逻辑综合的约束文件 | 第55-57页 |
| 5.1.2 门控时钟技术 | 第57-58页 |
| 5.1.3 异步分频与门控时钟技术相结合的逻辑综合 | 第58-60页 |
| 5.2 形式验证 | 第60-61页 |
| 5.3 布局布线 | 第61-69页 |
| 5.3.1 布图规划 | 第62-65页 |
| 5.3.2 时钟树综合(CTS) | 第65-69页 |
| 5.4 静态时序分析 | 第69-72页 |
| 5.4.1 静态时序分析原理 | 第69-70页 |
| 5.4.2 静态时序分析结果 | 第70-72页 |
| 5.5 时序仿真 | 第72页 |
| 5.6 功耗分析 | 第72-73页 |
| 5.7 本章小结 | 第73-74页 |
| 第6章 总结与展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 附录A 关键代码 | 第78-81页 |
| 个人简历 | 第81-82页 |
| 在学期间发表的学术论文 | 第82页 |