针对ARM CA5处理器的系统级低功耗设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 选题意义与价值 | 第14页 |
| 1.2 国内外研究现状 | 第14-17页 |
| 1.2.1 国内研究现状 | 第16页 |
| 1.2.2 国外研究现状 | 第16-17页 |
| 1.3 课题的研究意义 | 第17-18页 |
| 1.4 研究范围与内容 | 第18-20页 |
| 第二章 低功耗基础知识 | 第20-34页 |
| 2.1 CMOS电路功耗的组成 | 第20-23页 |
| 2.1.1 动态功耗 | 第20-22页 |
| 2.1.2 静态功耗 | 第22-23页 |
| 2.2 CMOS电路常用的低功耗方法 | 第23-31页 |
| 2.2.1 系统级低功耗方法 | 第23-26页 |
| 2.2.2 结构级低功耗方法 | 第26-27页 |
| 2.2.3 寄存器传输级低功耗方法 | 第27-28页 |
| 2.2.4 逻辑级低功耗方法 | 第28-30页 |
| 2.2.5 物理级低功耗方法 | 第30页 |
| 2.2.6 各种低功耗方法的效率比较 | 第30-31页 |
| 2.3 本章小结 | 第31-34页 |
| 第三章 ARM CA5低功耗方案设计 | 第34-52页 |
| 3.1 CPU模块的电源管理 | 第34-36页 |
| 3.2 CPU模块的时钟管理 | 第36-38页 |
| 3.3 CPU模块中工作负载监测机制 | 第38-40页 |
| 3.4 CPU模块中DVFS调节技术 | 第40-43页 |
| 3.5 CPU模块中电源序列的设计 | 第43-44页 |
| 3.5.1 断电序列 | 第44页 |
| 3.5.2 上电序列 | 第44页 |
| 3.6 CPU模块中存储部分的低功耗管理方案 | 第44-50页 |
| 3.6.1 LMU电源结构图 | 第45页 |
| 3.6.2 LMU的工作模式 | 第45-50页 |
| 3.7 本章小结 | 第50-52页 |
| 第四章 ARM CA5低功耗方案验证 | 第52-68页 |
| 4.1 功耗测试平台介绍 | 第52-54页 |
| 4.2 功耗测试方法 | 第54-55页 |
| 4.3 功耗测试结果分析 | 第55-66页 |
| 4.3.1 CPU整体功耗数据分析 | 第56-57页 |
| 4.3.2 内核工作时的功耗 | 第57-61页 |
| 4.3.3 内核空闲时的功耗 | 第61-63页 |
| 4.3.4 不同低功耗技术对内核总功耗的影响 | 第63-64页 |
| 4.3.5 LMU功耗数据分析 | 第64-66页 |
| 4.4 本章小结 | 第66-68页 |
| 第五章 总结与展望 | 第68-72页 |
| 5.1 总结 | 第68-69页 |
| 5.2 展望 | 第69-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
