| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 论文研究的背景及意义 | 第16-17页 |
| 1.2 相关技术发展现状 | 第17-20页 |
| 1.2.1 雷达仿真系统发展现状 | 第17-18页 |
| 1.2.2 并行计算发展现状 | 第18-20页 |
| 1.3 本文的主要工作 | 第20-22页 |
| 第二章 并行计算及并行化处理方法 | 第22-36页 |
| 2.1 图论相关知识 | 第22-26页 |
| 2.1.1 图论的基本概念 | 第22-25页 |
| 2.1.2 有向无环图 | 第25-26页 |
| 2.2 OpenMP并行 | 第26-29页 |
| 2.2.1 OpenMP基本原理 | 第26-27页 |
| 2.2.2 OpenMP API的三类组件 | 第27-29页 |
| 2.2.3 OpenMP内存模型 | 第29页 |
| 2.3 CUDA并行 | 第29-34页 |
| 2.3.1 CUDA基本原理 | 第30页 |
| 2.3.2 CUDA编程模型 | 第30-33页 |
| 2.3.3 CUDA存储结构 | 第33-34页 |
| 2.4 本章小结 | 第34-36页 |
| 第三章 雷达仿真系统的设计 | 第36-58页 |
| 3.1 标准化建模仿真实验平台 | 第36-37页 |
| 3.2 标准化建模与系统设计 | 第37-41页 |
| 3.2.1 雷达仿真模块的生成 | 第37-39页 |
| 3.2.2 雷达仿真系统的设计 | 第39-41页 |
| 3.3 雷达信号处理中的关键算法 | 第41-57页 |
| 3.3.1 快速傅里叶变换 | 第41-45页 |
| 3.3.2 脉冲压缩 | 第45-50页 |
| 3.3.3 恒虚警处理 | 第50-57页 |
| 3.4 本章小结 | 第57-58页 |
| 第四章 雷达仿真系统的并行化处理 | 第58-86页 |
| 4.1 基于图论和OpenMP的CPU系统并行化处理 | 第58-64页 |
| 4.1.1 拓扑排序算法应用 | 第58-61页 |
| 4.1.2 拓扑排序并行处理的可行性分析 | 第61-64页 |
| 4.2 基于CUDA的GPU模块并行化处理 | 第64-81页 |
| 4.2.1 FFT模块的GPU并行处理 | 第64-71页 |
| 4.2.2 脉冲压缩模块的GPU并行处理 | 第71-75页 |
| 4.2.3 CFAR模块的GPU并行处理 | 第75-81页 |
| 4.3 并行化处理系统验证 | 第81-84页 |
| 4.3.1 CPU系统并行化处理实验结果与分析 | 第81-82页 |
| 4.3.2 GPU模块化并行处理实验结果与分析 | 第82-84页 |
| 4.4 本章小结 | 第84-86页 |
| 第五章 总结与展望 | 第86-88页 |
| 5.1 本文工作总结 | 第86页 |
| 5.2 未来工作展望 | 第86-88页 |
| 参考文献 | 第88-92页 |
| 致谢 | 第92-94页 |
| 作者简介 | 第94-95页 |