| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 研究的目的与意义 | 第7-8页 |
| 1.2 国内外研究动态和趋势 | 第8-11页 |
| 1.2.1 高速 SAR ADC | 第8-9页 |
| 1.2.2 高精度 SAR ADC | 第9-10页 |
| 1.2.3 低功耗 SAR ADC | 第10-11页 |
| 1.3 论文的结构安排 | 第11-13页 |
| 第二章 SARA/D 转换器概述 | 第13-17页 |
| 2.1 SAR ADC 工作原理 | 第13-14页 |
| 2.2 电荷再分配 D/A 转换电路 | 第14-16页 |
| 2.2.1 二进制权重电容 D/A 转换器 | 第14-15页 |
| 2.2.2 分段式电容 D/A 转换器 | 第15-16页 |
| 2.2.3 C-2C 式电容 D/A 转换器 | 第16页 |
| 2.3 小结 | 第16-17页 |
| 第三章 低功耗 SARADC 设计的关键技术 | 第17-31页 |
| 3.1 低压 ADC 设计 | 第17页 |
| 3.2 高效的电容开关时序设计 | 第17-23页 |
| 3.2.1 传统开关时序 | 第18-19页 |
| 3.2.2 节能开关时序 | 第19-20页 |
| 3.2.3 单调开关时序 | 第20-21页 |
| 3.2.4 VCM-based 开关时序 | 第21-22页 |
| 3.2.5 开关能量分析 | 第22-23页 |
| 3.3 比较器设计 | 第23-26页 |
| 3.3.1 基本动态锁存比较器 | 第23-24页 |
| 3.3.2 双尾电流型动态锁存比较器 | 第24-25页 |
| 3.3.3 动态比较器的失调 | 第25-26页 |
| 3.3.4 动态比较器的噪声 | 第26页 |
| 3.4 SAR 控制实现技术 | 第26-29页 |
| 3.4.1 传统 SAR 控制逻辑 | 第27-29页 |
| 3.4.2 SAR 动态逻辑实现技术 | 第29页 |
| 3.5 小结 | 第29-31页 |
| 第四章 一种 10 位 200KS/s 0.18μm SARADC | 第31-53页 |
| 4.1 10 位 SAR ADC 结构 | 第31-32页 |
| 4.2 基于电容拆分技术的 VCM-based 开关时序 | 第32-36页 |
| 4.3 自举开关 | 第36-38页 |
| 4.4 动态比较器 | 第38-42页 |
| 4.4.1 比较器的失调电压 | 第39-41页 |
| 4.4.2 比较器的噪声 | 第41-42页 |
| 4.5 SAR 控制逻辑 | 第42-44页 |
| 4.6 ADC 的版图实现和后仿真 | 第44-47页 |
| 4.6.1 整体版图的设计 | 第44-46页 |
| 4.6.2 ADC 整体后仿真结果 | 第46-47页 |
| 4.7 SAR ADC 测试 | 第47-52页 |
| 4.7.1 静态性能测试 | 第48-49页 |
| 4.7.2 动态性能测试 | 第49-52页 |
| 4.8 小结 | 第52-53页 |
| 第五章 一种 8/10 位高速可配置 SARADC | 第53-65页 |
| 5.1 可配置 SAR ADC 结构 | 第53-54页 |
| 5.2 电容 D/A 转换器设计 | 第54-57页 |
| 5.2.1 改进的单调电容开关时序 | 第54-56页 |
| 5.2.2 全定制的单位电容 | 第56-57页 |
| 5.3 高速比较器设计 | 第57-58页 |
| 5.4 异步 SAR 控制技术 | 第58-60页 |
| 5.5 DAC 的版图实现 | 第60-61页 |
| 5.6 ADC 仿真结果分析 | 第61-64页 |
| 5.7 小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 工作总结 | 第65页 |
| 6.2 未来展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 研究成果 | 第73-74页 |
