| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 射频识别技术简介 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 论文主要内容与组织结构 | 第10-11页 |
| 第二章 RFID 标签相关技术及系统架构 | 第11-24页 |
| 2.1 命令结构 | 第11-14页 |
| 2.2 基本命令 | 第14-22页 |
| 2.3 系统架构 | 第22-24页 |
| 第三章 SRAM 的设计与实现 | 第24-30页 |
| 3.1 SRAM 选型 | 第24页 |
| 3.2 单端口同步 SRAM 的结构及时序图 | 第24-27页 |
| 3.3 SRAM 实现过程 | 第27-30页 |
| 3.3.1 Memory Compiler 产生 SRAM | 第27-28页 |
| 3.3.2 将产生的 lib 文件转化成 db 文件 | 第28-29页 |
| 3.3.3 制作 Milkyway 库 | 第29-30页 |
| 第四章 数字基带实现 | 第30-34页 |
| 4.1 异步复位同步释放模块 | 第31-32页 |
| 4.2 传感器控制模块 SEN_CONT | 第32-33页 |
| 4.3 接口模块 Inter | 第33页 |
| 4.4 写控制模块 W_CON 和读控制模块 R_CON | 第33-34页 |
| 第五章 数字电路的物理实现 | 第34-68页 |
| 5.1 代码综合 | 第34-53页 |
| 5.1.1 启动文件 | 第34-35页 |
| 5.1.2 综合工艺库 | 第35-44页 |
| 5.1.3 静态时序分析原理及其约束脚本 | 第44-50页 |
| 5.1.4 其他常用综合语句 | 第50-51页 |
| 5.1.5 门控时钟 | 第51-52页 |
| 5.1.6 综合结果 | 第52-53页 |
| 5.2 综合后形式验证 | 第53-55页 |
| 5.2.1 形式验证原理 | 第53-54页 |
| 5.2.2 综合后形式验证结果 | 第54-55页 |
| 5.3 布局布线 | 第55-65页 |
| 5.3.1 设计建立(design_setup) | 第55-56页 |
| 5.3.2 布图(floorplan) | 第56-58页 |
| 5.3.3 布局(Place) | 第58-59页 |
| 5.3.4 时钟树综合(CTS) | 第59-62页 |
| 5.3.5 布线(Routing) | 第62-63页 |
| 5.3.6 可制造性设计(DFM) | 第63-65页 |
| 5.3.7 写出网表和 GDSII 文件 | 第65页 |
| 5.4 签核 | 第65-67页 |
| 5.4.1 布局布线后形式验证 | 第65页 |
| 5.4.2 静态时序分析 | 第65-66页 |
| 5.4.3 后仿 | 第66页 |
| 5.4.4 物理验证 | 第66页 |
| 5.4.5 功耗分析 | 第66-67页 |
| 5.5 流片 | 第67-68页 |
| 第六章 仿真与验证 | 第68-73页 |
| 6.1 前仿 | 第68-69页 |
| 6.2 FPGA 验证 | 第69-72页 |
| 6.2.1 FPGA 验证过程 | 第69-71页 |
| 6.2.2 FPGA 验证结果 | 第71-72页 |
| 6.3 后仿 | 第72-73页 |
| 第七章 总结与展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 发表论文和参加科研情况说明 | 第77-78页 |
| 致谢 | 第78页 |
