高速图像压缩芯片的仿真与验证技术研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 引言 | 第7页 |
| 1.2 集成电路的发展现状 | 第7-9页 |
| 1.3 验证的重要性及其面临的问题 | 第9-10页 |
| 1.4 选题背景及论文内容安排 | 第10-11页 |
| 第二章 验证方法学 | 第11-19页 |
| 2.1 芯片开发流程 | 第11-12页 |
| 2.2 几种验证方法 | 第12-15页 |
| 2.2.1 验证方法概述 | 第12-13页 |
| 2.2.2 动态仿真 | 第13-14页 |
| 2.2.3 形式验证 | 第14-15页 |
| 2.2.4 静态时序分析 | 第15页 |
| 2.3 高级验证方法学 | 第15-19页 |
| 第三章 高速图像压缩芯片介绍 | 第19-27页 |
| 3.1 JPEG2000 简介 | 第19-20页 |
| 3.2 高速图像压缩芯片架构介绍 | 第20-27页 |
| 3.2.1 高速图像压缩芯片接口 | 第20-23页 |
| 3.2.2 压缩核 | 第23页 |
| 3.2.3 复位配置模块 | 第23-24页 |
| 3.2.4 锁相环（PLL） | 第24-27页 |
| 第四章 验证平台设计 | 第27-41页 |
| 4.1 验证平台环境 | 第27页 |
| 4.2 时序仿真验证平台 | 第27-35页 |
| 4.2.1 平台框图与模块功能 | 第27-34页 |
| 4.2.2 验证平台目录结构 | 第34-35页 |
| 4.2.3 版本控制与权限管理 | 第35页 |
| 4.3 随机验证平台设计 | 第35-41页 |
| 第五章 高速图像压缩芯片的仿真验证 | 第41-69页 |
| 5.1 功能仿真验证 | 第41-45页 |
| 5.1.1 直接功能验证 | 第41-44页 |
| 5.1.2 随机功能验证 | 第44页 |
| 5.1.3 覆盖率 | 第44-45页 |
| 5.2 时序仿真验证 | 第45-62页 |
| 5.2.1 异步逻辑验证 | 第45-46页 |
| 5.2.2 PLL 工作时序 | 第46-52页 |
| 5.2.3 相机接口工作时序 | 第52-53页 |
| 5.2.4 SDRAM 接口工作时序 | 第53-58页 |
| 5.2.5 SRAM 接口工作时序 | 第58-61页 |
| 5.2.6 码流接口工作时序 | 第61-62页 |
| 5.2.7 内部关键电路工作时序 | 第62页 |
| 5.3 静态时序分析 | 第62-68页 |
| 5.3.1 静态时序分析-55℃ | 第63-64页 |
| 5.3.2 静态时序分析 25℃ | 第64-65页 |
| 5.3.3 静态时序分析 125℃ | 第65-68页 |
| 5.4 形式验证 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75-76页 |
