| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第8-16页 |
| 1.1 课题研究的背景 | 第8-9页 |
| 1.2 CZT 探测器的国内外现状 | 第9-14页 |
| 1.2.1 CZT 材料方面 | 第9页 |
| 1.2.2 探测器应用方面 | 第9页 |
| 1.2.3 国外 CZT 阵列探测器现状 | 第9-10页 |
| 1.2.4 国内 CZT 探测器现状 | 第10-11页 |
| 1.2.5 CZT 读出电路的现状 | 第11-14页 |
| 1.3 课题的学术和实际意义 | 第14页 |
| 1.4 本文所作的主要工作以及本文的结构 | 第14-16页 |
| 2 CZT 探测理论以及电路的总体框架设计 | 第16-22页 |
| 2.1 CZT 探测器理论 | 第16-20页 |
| 2.1.1 探测器种类及 CZT 探测原理 | 第16-19页 |
| 2.1.2 探测器系统的分辨率 | 第19-20页 |
| 2.2 电路的总体框图设计 | 第20-22页 |
| 3 电荷灵敏前置放大器的设计 | 第22-38页 |
| 3.1 电荷灵敏前置放大器的种类 | 第22-23页 |
| 3.2 电荷灵敏前置放大器的原理及噪声分析 | 第23-24页 |
| 3.3 电荷灵敏前置放大器的仿真与平均计数率的分析 | 第24-27页 |
| 3.4 电荷灵敏前置放大器的设计 | 第27-36页 |
| 3.4.1 消除电源噪声的差分设计 | 第27-30页 |
| 3.4.2 JFET 输入形式的差分设计 | 第30-34页 |
| 3.4.3 像素探测器的电荷灵敏前置放大器的选择 | 第34-36页 |
| 3.5 本章小结 | 第36-38页 |
| 4 核脉冲信号调理电路设计、仿真及测试 | 第38-54页 |
| 4.1 极零相消电路 | 第38-40页 |
| 4.2 S-K 高斯成型电路设计 | 第40-45页 |
| 4.2.1 S-K 高斯成型电路的原理及仿真 | 第41-43页 |
| 4.2.2 高斯成型电路的实验测试 | 第43-45页 |
| 4.3 基线恢复电路 | 第45-53页 |
| 4.3.1 有源 CD 基线恢复器 | 第46-47页 |
| 4.3.2 CDD 基线恢复器 | 第47-50页 |
| 4.3.3 Quasi-ideal 基线恢复器 | 第50-52页 |
| 4.3.4 反馈式基线恢复器 | 第52-53页 |
| 4.4 本章小结 | 第53-54页 |
| 5 模拟前端仿真及实验测试 | 第54-58页 |
| 5.1 模拟前端仿真 | 第54-55页 |
| 5.2 实验验证 | 第55-57页 |
| 5.3 本章小结 | 第57-58页 |
| 6 多道幅度分析仪模块设计 | 第58-78页 |
| 6.1 峰值检测电路 | 第58-60页 |
| 6.1.1 峰值检测电路原理 | 第58-59页 |
| 6.1.2 峰值检测仿真 | 第59-60页 |
| 6.2 甄别电路硬件设计与仿真 | 第60-61页 |
| 6.3 A/D 模数转换器的选择 | 第61-62页 |
| 6.4 多道脉冲幅度分析仪系统的软件设计 | 第62-75页 |
| 6.4.1 软件系统功能模块的划分 | 第62-63页 |
| 6.4.2 甄别信号控制模块软件设计 | 第63-64页 |
| 6.4.3 A/D 及峰值检测模块软件设计 | 第64-67页 |
| 6.4.4 存储器 RAM 读写控制以及自增一模块 | 第67-68页 |
| 6.4.5 存储器 RAM 读出数据模块 | 第68-70页 |
| 6.4.6 RAM 选择控制模块 | 第70-71页 |
| 6.4.7 并串转换模块以及数据输出控制模块 | 第71-73页 |
| 6.4.8 串口 RS232 的发送模块 | 第73页 |
| 6.4.9 多道幅度分析仪软件系统仿真结果 | 第73-75页 |
| 6.5 本章小结 | 第75-78页 |
| 7 总结与展望 | 第78-80页 |
| 致谢 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 附录 | 第86-97页 |
| A. 作者在攻读学位期间发表的论文 | 第86-87页 |
| B. 多道模块的部分源程序 | 第87-97页 |