基于ADMM-PD的译码算法及并行化研究
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 引言 | 第10-16页 |
| 1.1 研究意义 | 第10-11页 |
| 1.2 LDPC码译码研究现状 | 第11-13页 |
| 1.2.1 BP算法研究现状 | 第11-12页 |
| 1.2.2 LP算法研究现状 | 第12-13页 |
| 1.3 并行化译码研究现状 | 第13-14页 |
| 1.4 本文主要研究工作和内容安排 | 第14-16页 |
| 2 通信理论与GPU原理 | 第16-35页 |
| 2.1 通信与信道模型 | 第16-19页 |
| 2.1.1 通信系统 | 第16页 |
| 2.1.2 信道模型 | 第16-17页 |
| 2.1.3 QPSK调制 | 第17-19页 |
| 2.2 线性分组码 | 第19-21页 |
| 2.2.1 基本理论 | 第19页 |
| 2.2.2 LDPC编码 | 第19-21页 |
| 2.3 最大似然译码算法 | 第21-22页 |
| 2.4 基于GPU的CUDA编程技术 | 第22-34页 |
| 2.4.1 CUDA编程模型 | 第24-28页 |
| 2.4.2 PASCAL架构介绍 | 第28-29页 |
| 2.4.3 CUDA存储模型 | 第29-34页 |
| 2.5 本章小结 | 第34-35页 |
| 3 基于ADMM-PD的译码算法研究 | 第35-49页 |
| 3.1 ADMM-PD译码算法 | 第35-43页 |
| 3.1.1 ADMM-PD算法模型 | 第35-39页 |
| 3.1.2 PD迭代消息思想 | 第39-40页 |
| 3.1.3 罚函数g(x_i)编程模型 | 第40-43页 |
| 3.2 非规则LDPC码ADMM-PD算法 | 第43-45页 |
| 3.3 ADMM-PD算法性能仿真分析 | 第45-48页 |
| 3.4 本章小结 | 第48-49页 |
| 4 基于ADMM-PD译码方法的并行化实现 | 第49-75页 |
| 4.1 PD算法并行任务划分 | 第49-50页 |
| 4.2 PD算法并行化实现步骤 | 第50-69页 |
| 4.2.1 变量存储 | 第50-53页 |
| 4.2.2 规则LDPC码并行化映射 | 第53-58页 |
| 4.2.3 非规则LDPC的并行设计 | 第58-66页 |
| 4.2.4 并行结构优化方案 | 第66-69页 |
| 4.3 ADMM-PD并行化仿真结构及分析 | 第69-74页 |
| 4.4 本章小结 | 第74-75页 |
| 5 结论 | 第75-77页 |
| 5.1 本文总结和贡献 | 第75-76页 |
| 5.2 下一步的工作建设以及未来研究重点 | 第76-77页 |
| 参考文献 | 第77-83页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第83-85页 |
| 学位论文数据集 | 第85页 |
