Ka波段小步进宽带频率源的研究与硬件实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题来源及研究的目的与意义 | 第7-8页 |
| 1.2 国内外发展状况 | 第8-9页 |
| 1.3 本课题主要研究内容 | 第9页 |
| 1.4 论文主要框架 | 第9-11页 |
| 2 直接数字频率合成技术 | 第11-23页 |
| 2.1 DDS技术原理 | 第11-12页 |
| 2.2 DDS的结构 | 第12-14页 |
| 2.2.1 相位累加器 | 第12页 |
| 2.2.2 正弦查找表 | 第12-13页 |
| 2.2.3 D/A转换器 | 第13-14页 |
| 2.3 DDS的指标性能 | 第14-15页 |
| 2.4 DDS的频谱特性 | 第15-23页 |
| 2.4.1 相位噪声分析 | 第15页 |
| 2.4.2 理想情况下DDS输出频谱 | 第15-18页 |
| 2.4.3 非理想情况下DDS输出频谱 | 第18-22页 |
| 2.4.4 改善DDS输出杂散的方法 | 第22-23页 |
| 3 锁相频率合成技术 | 第23-37页 |
| 3.1 锁相频率合成的锁定与跟踪 | 第23-25页 |
| 3.1.1 相位关系 | 第23-24页 |
| 3.1.2 环路的工作状态 | 第24-25页 |
| 3.2 环路的组成 | 第25-33页 |
| 3.2.1 鉴相器 | 第26-29页 |
| 3.2.2 环路滤波器 | 第29-31页 |
| 3.2.3 压控振荡器 | 第31-33页 |
| 3.3 环路的线性相位模型与传递函数 | 第33-34页 |
| 3.3.1 环路的线性相位模型 | 第33-34页 |
| 3.3.2 环路的传递函数 | 第34页 |
| 3.4 环路噪声特性分析 | 第34-37页 |
| 3.4.1 环路对输入噪声低通特性 | 第35-36页 |
| 3.4.2 环路对压控振荡器噪声的高通特性 | 第36-37页 |
| 4 频率合成器方案 | 第37-50页 |
| 4.1 频率合成器技术指标 | 第37-38页 |
| 4.2 DDS+PLL频率合成器方案 | 第38-41页 |
| 4.2.1 DDS直接激励PLL方案 | 第38-39页 |
| 4.2.2 DDS内插PLL方案 | 第39-40页 |
| 4.2.3 PLL内插DDS混频方案 | 第40-41页 |
| 4.2.4 DDS和PLL输出混频方案 | 第41页 |
| 4.3 Ka波段信号源方案设计 | 第41-44页 |
| 4.3.1 基本设计要求 | 第41-42页 |
| 4.3.2 系统方案选择 | 第42-43页 |
| 4.3.3 系统框图 | 第43-44页 |
| 4.4 芯片器件的选型 | 第44-46页 |
| 4.4.1 芯片选择原则 | 第44页 |
| 4.4.2 主要芯片介绍 | 第44-46页 |
| 4.5 系统详细框图 | 第46页 |
| 4.6 系统部分指标仿真及符合性分析 | 第46-50页 |
| 4.6.1 相位噪声预估 | 第46-47页 |
| 4.6.2 杂散符合性分析 | 第47-48页 |
| 4.6.3 输出功率指标符合性分析 | 第48页 |
| 4.6.4 频率步进符合性分析 | 第48-49页 |
| 4.6.5 信号输出带宽符合性分析 | 第49-50页 |
| 5 系统硬件电路实现 | 第50-60页 |
| 5.1 系统原理图和PCB版图绘制 | 第50-52页 |
| 5.2 硬件电路调试 | 第52-54页 |
| 5.3 测试结果 | 第54-59页 |
| 5.4 结果分析与总结 | 第59-60页 |
| 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
